OPTICAL SIGNAL RELAY DEVICE, OPTICAL SIGNAL RELAY METHOD AND OPTICAL COMMUNICATION SYSTEM
PROBLEM TO BE SOLVED: To provide an optical signal relay device capable of starting a service of a desired rate, out of multiple rates, promptly.SOLUTION: An optical signal relay device has multiple bit rates, respectively, and relays multiple optical signals subjected to wavelength multiplexing. Th...
Saved in:
Main Author | |
---|---|
Format | Patent |
Language | English Japanese |
Published |
21.12.2017
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | PROBLEM TO BE SOLVED: To provide an optical signal relay device capable of starting a service of a desired rate, out of multiple rates, promptly.SOLUTION: An optical signal relay device has multiple bit rates, respectively, and relays multiple optical signals subjected to wavelength multiplexing. The optical signal relay device includes: a separation unit for separating multiple optical signals according to the wavelength; a first CDR circuit 41 configured to extract a first clock having a first frequency corresponding to the first rate out of multiple bit rates, contained in the first optical signal out of the multiple optical signals; a second CDR circuit 51 configured to extract a second clock having a second frequency corresponding to the second rate out of the multiple bit rates, contained in the second optical signal out of the multiple optical signals; a synchronous circuit synchronizing the first clock when it is generated, and synchronizing the second clock when the first clock is not generated and the second clock is generated; and a control unit 14 for controlling the synchronous circuit.SELECTED DRAWING: Figure 2
【課題】複数レートのうち所望のレートのサービスを速やかに開始できる光信号中継装置を提供する。【解決手段】光信号中継装置は、複数のビットレートをそれぞれ有し、波長多重された複数の光信号を中継する。複数の光信号を波長に従って分離する分離部と、複数の光信号のうちの第1の光信号に含まれる、複数のビットレートのうちの第1のレートに対応した第1の周波数を有する第1のクロックを抽出するように構成された第1のCDR回路41と、複数の光信号のうちの第2の光信号に含まれる、複数のビットレートのうちの第2のレートに対応した第2の周波数を有する第2のクロックを抽出するように構成された第2のCDR回路51と、第1のクロックが発生している場合には第1のクロックと同期する一方、第1のクロックが発生せず、かつ第2のクロックが発生している場合には、第2のクロックに同期する同期回路と、同期回路を制御する制御部14とを備える。【選択図】図2 |
---|---|
Bibliography: | Application Number: JP20160117973 |