SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE

• Main Authors: OGINO MASAAKI, MOCHIZUKI EIJI, SAITO TAKASHI, TAKAHASHI YOSHIKAZU
• Format: Patent
• Language: English; Japanese
• Published: 07.09.2017
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

PROBLEM TO BE SOLVED: To provide: a semiconductor device arranged by use of a SiC semiconductor, by which the decrease in gate threshold voltage can be suppressed; and a method for manufacturing the semiconductor device.SOLUTION: In a SiC-MOSFET, a MOS gate structure and a front-face electrode 13 are provided on a front face side of an epitaxial substrate arranged by depositing an nepitaxial layer 2 on a front face of a SiC substrate 1, the MOS gate structure including a p base region 3, a p epitaxial layer 4, an nsource region 5, a pcontact region 6, an n leading back region 7, a gate insulative film 8 and a gate electrode 9. On a surface of the front-face electrode 13, a first metal film 21 is provided in a region of 10% or more of the surface of the front-face electrode 13, preferably a region of 60-90%. Such a SiC-MOSFET is produced by forming the first metal film 21 on the surface of the front-face electrode 13 after formation of a backside electrode 15, followed by annealing under a Natmosphere.SELECTED DRAWING: Figure 1 【課題】ＳｉＣ半導体を用いた半導体装置において、ゲートしきい値電圧の低下を抑制することができる半導体装置および半導体装置の製造方法を提供すること。【解決手段】ＳｉＣ基板１のおもて面上にｎ-エピタキシャル層２を堆積してなるエピタキシャル基板のおもて面側に、ｐベース領域３、ｐエピタキシャル層４、ｎ++ソース領域５、ｐ+コンタクト領域６、ｎ打ち返し領域７、ゲート絶縁膜８およびゲート電極９からなるＭＯＳゲート構造と、おもて面電極１３とが設けられている。おもて面電極１３の表面上には、おもて面電極１３の表面の１０％以上の領域、好ましくは６０％以上９０％以下の領域に、第１金属膜２１が設けられている。このようなＳｉＣ−ＭＯＳＦＥＴは、裏面電極１５の形成後、おもて面電極１３の表面に第１金属膜２１を形成し、Ｎ2雰囲気のアニールを行うことで作製される。【選択図】図１