LOGIC CIRCUIT, AND CONTROL METHOD OF SETTING CIRCUIT

• Main Author: TAKAHASHI TSUGIO
• Format: Patent
• Language: English; Japanese
• Published: 27.07.2017
• Subjects: BASIC ELECTRONIC CIRCUITRY; ELECTRICITY; PULSE TECHNIQUE

PROBLEM TO BE SOLVED: To provide a logic circuit in which a retention value of a flip-flop can maintain an initial set value, without increasing the circuit scale, and to provide a control method of a setting circuit.SOLUTION: A logic circuit has: a setting circuit 10 holding setting information, a first flip-flop 15a holding write data to the setting circuit; a second flip-flop 15b holding write address for selecting the setting circuit; and a third flip-flop 15c holding a write enable signal to the setting circuit. The setting circuit includes: a fourth flip-flop 11 holding the setting information; a selector 12 connected with the input of the fourth flip-flop; and a gate circuit 14 controlling the selection state of the selector. The fourth flip-flop has a set terminal or a reset terminal, and a common fixed potential is supplied to the set terminal and the reset terminal.SELECTED DRAWING: Figure 2 【課題】回路規模を増加させることなく、フリップフロップの保持値が当初の設定値を維持できる論理回路、及び設定回路の制御方法を提供する。【解決手段】設定情報を保持する設定回路１０と、前記設定回路への書き込みデータを保持する第１のフリップフロップ１５ａと、前記設定回路を選択する書き込みアドレスを保持する第２のフリップフロップ１５ｂと、前記設定回路への書き込みイネーブル信号を保持する第３のフリップフロップ１５ｃと、を有する。前記設定回路は、設定情報を保持する第４のフリップフロップ１１と、前記第４のフリップフロップの入力に接続されたセレクタ１２と、前記セレクタの選択状態を制御するゲート回路１４と、を備える。前記第４のフリップフロップは、セット端子又はリセット端子付きであり、前記セット端子及び前記リセット端子には、共通の固定電位を供給する。【選択図】図２