SEMICONDUCTOR CELL AND SEMICONDUCTOR CIRCUIT USING THE SAME

• Main Author: NAKANISHI KAZUYUKI
• Format: Patent
• Language: English; Japanese
• Published: 08.06.2017
• Subjects: BASIC ELECTRIC ELEMENTS; BASIC ELECTRONIC CIRCUITRY; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; PULSE TECHNIQUE; SEMICONDUCTOR DEVICES

PROBLEM TO BE SOLVED: To provide a semiconductor cell capable of suppressing substrate-potential dependency of an operation speed without increasing substrate power supply systems and saving the area thereof while guaranteeing the operation.SOLUTION: A buffer circuit 101 including one N-type well NW1 formed on a substrate and one P-type well PW1 includes P-type transistors 1 and 3 and N-type transistors 2 and 4 formed in either the N-type well NW1 or the P-type well PW1. The substrate node of the P-type transistor 1 and the substrate node of the N-type transistor 2 are separated from each other, the substrate node of the P-type transistor 1 and the substrate node of the N-type transistor 4 are connected to each other, and the substrate node of the N-type transistor 2 and the substrate node of the P-type transistor 3 are connected to each other.SELECTED DRAWING: Figure 1A 【課題】基板電源系統を増やさずに、動作速度の基板電位依存性を抑制し、動作保証しつつ省面積化された半導体セルを提供する。【解決手段】基板に形成された１つのＮ型ウェルＮＷ１と１つのＰ型ウェルＰＷ１とを含むバッファ回路１０１であって、バッファ回路１０１は、Ｎ型ウェルＮＷ１およびＰ型ウェルＰＷ１のいずれかに形成された、Ｐ型トランジスタ１および３ならびにＮ型トランジスタ２および４を備え、Ｐ型トランジスタ１の基板ノードとＮ型トランジスタ２の基板ノードとは分離されており、Ｐ型トランジスタ１の基板ノードとＮ型トランジスタ４の基板ノードとが接続され、Ｎ型トランジスタ２の基板ノードとＰ型トランジスタ３の基板ノードとが接続されている。【選択図】図１Ａ