SEMICONDUCTOR DEVICE

• Main Authors: YAMADA SHUTO, ASHIDATE HIROAKI, TSUDA NAOHIRO, YOSHIDA TAKAMITSU, UTSUMI KUNIAKI, TANIDA KAZUMA, ISIZUKA RYUJI, OKAWA TATSUYA
• Format: Patent
• Language: English; Japanese
• Published: 09.02.2017
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

PROBLEM TO BE SOLVED: To provide a semiconductor device which can inhibit the occurrence of poor connection at an interface of substrates connected by bonding.SOLUTION: A semiconductor device of an embodiment comprises a first substrate and a second substrate bonded to the first substrate. The first substrate has a first conductive pattern and a second conductive pattern. The second substrate has a third conductive pattern and a fourth conductive pattern. The second conductive pattern is formed thinner than the first conductive pattern. A lower layer side of the first conductive pattern is connected to a first via connected to a first lower layer side pattern. Further, the first conductive pattern and the third conductive pattern are connected in an overlapping manner. The second conductive pattern and the fourth conductive pattern are connected in an overlapping manner.SELECTED DRAWING: Figure 1 【課題】基板の貼合によって接続される接合部分に接続不良が発生することを抑制することができる半導体装置を提供すること。【解決手段】実施形態の半導体装置は、第１の基板と、前記第１の基板に貼合された第２の基板と、を備えている。そして、前記第１の基板は、第１の導電パターンと、第２の導電パターンと、を有している。また、前記第２の基板は、第３の導電パターンと、第４の導電パターンと、を有している。そして、前記第２の導電パターンは、前記第１の導電パターンよりも薄く形成されている。また、前記第１の導電パターンの下層側は、第１の下層側パターンに接続された第１のビアに接続されている。さらに、前記第１の導電パターンと前記第３の導電パターンとが重ね合されて接続されている。また、前記第２の導電パターンと前記第４の導電パターンとが重ね合されて接続されている。【選択図】図１