SEMICONDUCTOR DEVICE

PROBLEM TO BE SOLVED: To provide a semiconductor device which can individually adjust output impedance of I/O pins.SOLUTION: A semiconductor device comprises: an output buffer 11; a calibration circuit for generating a calibration code; and an impedance adjustment circuit for supplying a calibration...

Full description

Saved in:
Bibliographic Details
Main Author MORISHITA YOSHITO
Format Patent
LanguageEnglish
Japanese
Published 12.05.2016
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:PROBLEM TO BE SOLVED: To provide a semiconductor device which can individually adjust output impedance of I/O pins.SOLUTION: A semiconductor device comprises: an output buffer 11; a calibration circuit for generating a calibration code; and an impedance adjustment circuit for supplying a calibration code to the output buffer 11 when an output enable signal is active. The output buffer 11 includes: additional transistors TR, TRwhich are connected in parallel with a parallel circuit of a plurality of main transistors TR-TRwhich are individually gate controlled depending on a calibration code, and gate controlled by an output enable signal; and electric fuses FU, FUwhich are connected to gates of the additional transistors TR, TR, respectively. The additional transistors TR, TRbecome always ON or OFF regardless of the output enable signal when the electric fuses FU, FUare disconnected.SELECTED DRAWING: Figure 2 【課題】I/Oピンの出力インピーダンスを個別に調整可能な半導体装置を提供する。【解決手段】半導体装置は、出力バッファ11と、キャリブレーションコードを生成するキャリブレーション回路と、出力イネーブル信号がアクティブのときキャリブレーションコードを出力バッファ11に供給するインピーダンス調整回路とを含む。出力バッファ11は、キャリブレーションコードによって各々が個別にゲート制御される複数のメイントランジスタTRD0〜TRD4の並列回路と並列に接続され、出力イネーブル信号によってゲート制御される追加トランジスタTRD5、TRD6と、追加トランジスタTRD5、TRD6のゲートに接続された電気ヒューズFUD1、FUD2とを備える。追加トランジスタTRD5、TRD6は、電気ヒューズFUD1、FUD2が切断されることにより、出力イネーブル信号によらず常にオン又はオフの状態になる。【選択図】図2
Bibliography:Application Number: JP20140207002