LAMINATED VARIABLE VARISTOR AND MANUFACTURING METHOD THEREOF

• Main Authors: AMISAWA MIKINORI, HOGIRI MASAYUKI, YAMAGISHI YUJI, KOGA HIDEKAZU, AZUMA YOSHIKO
• Format: Patent
• Language: English; Japanese
• Published: 14.04.2016
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRICITY; RESISTORS

PROBLEM TO BE SOLVED: To provide a reliable laminated variable varistor superior in ESD resistance capable of lowering the voltage.SOLUTION: The laminated variable varistor includes: a voltage nonlinear resistive element 11 which is constituted of plural ZnO crystal particles and an oxide containing Sr and Co among the ZnO crystal particles; plural internal electrodes 12 in the voltage nonlinear resistive element 11; and a surface layer 14 containing Zn smaller amount than a region between the internal electrodes 12. The region between the internal electrodes 12 contains no Bi or B, but the surface layer 14 contains Bi or B.SELECTED DRAWING: Figure 1 【課題】低圧化が可能で、ＥＳＤ耐性、信頼性に優れた積層バリスタを提供することを目的とするものである。【解決手段】複数個のＺｎＯ結晶粒子と、このＺｎＯ結晶粒子間にＳｒおよびＣｏを含む酸化物と、からなる電圧非直線抵抗体１１と、この電圧非直線抵抗体１１の内部に複数個の内部電極１２と、内部電極１２に挟まれた領域よりもＺｎ含有量が低い表層部１４と、を備えた積層バリスタであって、内部電極１２に挟まれた領域にはＢｉおよびＢは含まれず、表層部１４にはＢｉまたはＢが含まれているようにしたものである。【選択図】図１