ERROR-DETECTING CODING CIRCUIT, DATA TRANSMISSION SYSTEM AND DATA RECORDING SYSTEM

• Main Authors: TOMIZAWA KENJI, INAGAKI YUSHI
• Format: Patent
• Language: English; Japanese
• Published: 04.04.2016
• Subjects: BASIC ELECTRONIC CIRCUITRY; CODE CONVERSION IN GENERAL; CODING; DECODING; ELECTRIC COMMUNICATION TECHNIQUE; ELECTRICITY; TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHICCOMMUNICATION

PROBLEM TO BE SOLVED: To provide an error-detecting coding circuit capable of easily detecting an abnormality which may cause a generation of bit string of all "0" or all "1".SOLUTION: An error-detecting coding circuit includes: a first calculation section; a second calculation section; a generation section. The first calculation section calculates a first parity bit in a bit string of a prescribed length. The second calculation section calculates a second parity bit which has a polarity opposite to that of the first parity bit in the bit string. The generation section adds the first parity bit and the second parity bit to the bit string to generate an encoded bit string.SELECTED DRAWING: Figure 3 【課題】 オール"０"またはオール"１"のビット列を生じさせる異常を簡易に検出可能にすること。【解決手段】 実施形態によれば、誤り検出符号化回路は、第１計算部と、第２計算部と、生成部とを具備する。第１計算部は、既定長のビット列についての第１パリティビットを計算する。第２計算部は、上記ビット列についての第１パリティビットとは逆極性の第２パリティビットを計算する。生成部は、上記第１パリティビットと第２パリティビットとを上記ビット列に付与して符号化ビット列を生成する。【選択図】 図３