SEMICONDUCTOR DEVICE

• Main Authors: KAINUMA TAKAHIRO, ARAI TAKESHI, OKAMURA TAKAHIRO, IGARASHI TAKASHI, FUJII YUJI, INAGAWA HIROMI, TOYODA HISASHI
• Format: Patent
• Language: English; Japanese
• Published: 28.01.2016
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

PROBLEM TO BE SOLVED: To make the contact resistance of a SiC substrate and an electrode smaller.SOLUTION: A semiconductor device comprises: a SiC substrate SCS; a silicide layer SLD; and a titanium layer TL. A depth profile in a range of 0.4 tto tof time for sputtering the silicide layer SLD from the side of the titanium layer TL includes a region where titanium measured by AES sputtering accounts for 5 atom% of all of atoms measured by AES sputtering, provided that tis a sputtering time taken for measuring a depth profile of the silicide layer SLD in measurement on the silicide layer SLD in a direction from the titanium layer TL toward the SiC substrate SCS by AES(Auger Electron Spectroscopy) sputtering. 【課題】ＳｉＣ基板と電極の接触抵抗を小さいものにする。【解決手段】チタン層ＴＬ側からＳｉＣ基板ＳＣＳ側に向かう方向にシリサイド層ＳＬＤをＡＥＳ（Ａｕｇｅｒ Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）スパッタにより測定した場合において、シリサイド層ＳＬＤのデプスプロファイルが占めるスパッタ時間をｔｓとする。この場合、シリサイド層ＳＬＤのチタン層ＴＬ側からのスパッタ時間が０．４ｔｓ以上ｔｓ以下の範囲のデプスプロファイルは、ＡＥＳスパッタにより測定されるチタンがＡＥＳスパッタにより測定される全原子に対して５原子％以上となる領域を含んでいる。【選択図】図９