METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR DEVICE

PROBLEM TO BE SOLVED: To suppress change of charges stored in a charge storage film.SOLUTION: A method of manufacturing a semiconductor device comprises the steps of: forming an element isolation insulating film on a semiconductor substrate; forming a first film on a surface of the semiconductor sub...

Full description

Saved in:
Bibliographic Details
Main Authors OGURA TERU, OGOSHI KATSUAKI, MATSUMURA HIDEAKI, INOUE YASUTAKE, TORII TOMOHITO, KASE YUKA, KAWAGUCHI ETSURO
Format Patent
LanguageEnglish
Japanese
Published 28.05.2015
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:PROBLEM TO BE SOLVED: To suppress change of charges stored in a charge storage film.SOLUTION: A method of manufacturing a semiconductor device comprises the steps of: forming an element isolation insulating film on a semiconductor substrate; forming a first film on a surface of the semiconductor substrate; forming a second film on the element isolation insulating film and the first film; forming a first resist pattern having an opening above the element isolation insulating film in a first region; performing a first etching using the first resist pattern as a mask so as to remove the second film on the element isolation insulating film in the first region and divide the second film in the first region into plural ones; forming a third film on the second film in the first region after removing the first resist pattern; forming a first gate electrode on the third film in the first region; and forming a first insulating film having the first, second, and third films under a first gate electrode by patterning the first, second, and third films using the first gate electrode as a mask. 【課題】電荷蓄積膜に蓄積される電荷の変化を抑制する。【解決手段】半導体装置の製造方法は、半導体基板に素子分離絶縁膜を形成する工程と、半導体基板の表面に第1膜を形成する工程と、素子分離絶縁膜上及び第1膜上に第2膜を形成する工程と、第1領域における素子分離絶縁膜の上方が開口された第1レジストパターンを形成する工程と、第1レジストパターンをマスクとして、第1エッチングを行うことにより、第1領域における素子分離絶縁膜上の第2膜を除去し、第1領域における第2膜を複数に分離する工程と、第1レジストパターンを除去した後、第1領域における第2膜上に第3膜を形成する工程と、第1領域における第3膜上に第1ゲート電極を形成する工程と、第1ゲート電極をマスクとして、第1膜、第2膜及び第3膜をパターニングすることにより、第1ゲート電極の下に、第1膜、第2膜及び第3膜を有する第1絶縁膜を形成する工程と、を備える。【選択図】図18
Bibliography:Application Number: JP20130240272