PROCEDE DE REGULATION D'UNE ALIMENTATION CONTINUE A DECOUPAGE A TRANSFORMATEUR A TENSIONS DE SORTIE MULTIPLES, ALIMENTATION CORRESPONDANTE ET UTILISATION

Le procédé selon l'invention concerne la régulation d'une alimentation continue à découpage (29) à plusieurs sorties de tension (V1, V2, V3, V4). L'alimentation comporte un transformateur (2) à tensions de sortie multiples. Le procédé est du type de ceux contrôlant un rapport cyclique...

Full description

Saved in:
Bibliographic Details
Main Authors SARDAT PIERRE, LEON JEAN-FRANCOIS
Format Patent
LanguageFrench
Published 11.03.2016
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:Le procédé selon l'invention concerne la régulation d'une alimentation continue à découpage (29) à plusieurs sorties de tension (V1, V2, V3, V4). L'alimentation comporte un transformateur (2) à tensions de sortie multiples. Le procédé est du type de ceux contrôlant un rapport cyclique d'un hacheur (5, 6) d'un courant primaire du transformateur en fonction d'une somme des tensions de sortie obtenue au moyen d'un sommateur à résistances (22, 23, 27, 32, 24). Conformément à l'invention, les tensions de sortie sont régulées de façon à ce qu'une somme d'erreurs relatives signées des tensions de sortie par rapport à des tensions nominales tendent vers une valeur nulle, et les valeurs des résistances du sommateur pourront être calculées de telle manière que, pour au moins une sortie de tension de l'alimentation, celles-ci dissipent un pourcentage déterminé de la puissance totale délivrée par cette sortie de tension, de façon à améliorer des performances à charge minimum de la sortie de tension. The invention relates to the regulation of a DC switching-mode power supply (29) with several voltage outputs (V1, V2, V3, V4). The power supply includes a transformer (2) with multiple output voltages. The method is of the type for controlling a duty cycle of a chopper (5, 6) of a transformer primary current in dependence on a sum of output voltages obtained by means of an adder with resistors (22, 23 , 27, 32, 24). According to the invention, the output voltages are controlled so that a sum of relative errors signed output voltages versus nominal voltages tend towards zero value, and the resistance values of the adder may be calculated, so that for at least one power supply voltage output, they dissipate a given percentage of the total power supplied by the output voltage, in order to improve performance at minimum load of the output voltage .
Bibliography:Application Number: FR20140058418