DISPOSITIF DE SYNCHRONISATION D'INFORMATIONS NUMERIQUES TRANSMISES PAR PAQUETS ET RECEPTEUR COMPORTANT UN TEL DISPOSITIF

• Main Authors: DUPRAY DOMINIQUE, PIERRE FOURCADE ET DOMINIQUE DUPRAY, FOURCADE PIERRE
• Format: Patent
• Language: French
• Published: 02.10.1981
• Subjects: ELECTRIC COMMUNICATION TECHNIQUE; ELECTRICITY; TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHICCOMMUNICATION

L'INVENTION SE RAPPORTE A LA TRANSMISSION D'INFORMATIONS NUMERIQUES PAR PAQUETS. L'INVENTION A POUR OBJET UN DISPOSITIF DE SYNCHRONISATION, A LA RECEPTION, DE TELLES INFORMATIONS COMPRENANT UNE VOIE SIGNAL QUI COMPORTE UNE LIGNE A RETARD 11 ET UN CIRCUIT D'ECHANTILLONNAGE 13 PAR UN SIGNAL SYNCHRONISE, AU RYTHME F DES INFORMATIONS RECUES, ET UNE VOIE DE SYNCHRONISATION QUI COMPORTE UN CIRCUIT LOGIQUE DE COMPARAISON, PRINCIPALEMENT LES BASCULES 15 ET 16 COMPARANT LES TRANSITIONS DES INFORMATIONS RECUES A DES SIGNAUX DE REFERENCE DE MEME RYTHME F, MAIS DECALES DANS LE TEMPS. CE CIRCUIT DELIVRE, A LA FIN DE LA PHASE DE COMPARAISON, LE SIGNAL SYNCHRONISE. UN REGISTRE A MEMOIRE 27 ASSOCIE A UN MULTIPLEXEUR 28 PERMET DE SELECTIONNER CE SIGNAL SYNCHRONISE POUR L'ECHANTILLONNAGE PAR LE CIRCUIT D'ECHANTILLONNAGE 13 POUR LE PAQUET CORRESPONDANT; LE RETARD INTRODUIT PAR LA LIGNE A RETARD ETANT EGAL A LA DUREE DE LA PHASE DE SYNCHRONISATION. APPLICATION, NOTAMMENT, A LA SYNCHRONISATION D'INFORMATIONS NUMERIQUES TRANSMISES PAR PAQUETS SUCCESSIFS MODULANT DES PORTEUSES A FREQUENCES DIFFERENTES. The invention relates to a device for synchronizing, on reception, digital data transmitted by successive packets modulating different carrier frequencies. It comprises a signal channel comprising a delay line and a circuit for sampling by a synchronized signal at the rhythm f of the data received and a synchronization channel which comprises a logic comparison circuit with two flip-flops comparing the transitions of the data received with reference signals of the same rhythm f, but displaced in time. This circuit supplies the synchronized circuit at the end of the comparison phase. A memory register associated with a multiplexer makes it possible to select this synchronized signal for sampling the corresponding data packet. The time lag introduced by the delay line is equal to the duration of the sychronization phase.