Arquitecturas para un dispositivo estimulador implantable con una pluralidad de circuitos integrados controladores de electrodos con salidas de electrodos en cortocircuito
Se describe una nueva arquitectura para un IPG que tiene circuitos integrados de controlador de electrodo maestro y esclavo. Las salidas de los electrodos en los circuitos integrados están conectadas entre sí. Cada circuito integrado se puede programar para proporcionar pulsos con diferentes frecuen...
Saved in:
Main Authors | , , , , , |
---|---|
Format | Patent |
Language | Spanish |
Published |
15.06.2023
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | Se describe una nueva arquitectura para un IPG que tiene circuitos integrados de controlador de electrodo maestro y esclavo. Las salidas de los electrodos en los circuitos integrados están conectadas entre sí. Cada circuito integrado se puede programar para proporcionar pulsos con diferentes frecuencias. Los canales de temporización activos en cada uno de los circuitos integrados maestro y esclavo se programan para proporcionar los pulsos deseados, mientras que los canales de temporización de sombra en el maestro y el esclavo se programan con los datos de temporización de los canales de temporización activos en el otro circuito integrado para que cada chip sepa cuando el otro proporciona un pulso, de modo que cada chip pueda desactivar su circuito de recuperación para no anular esos pulsos. En caso de superposición de pulsos en un electrodo dado, las corrientes proporcionadas por cada chip se sumarán al electrodo afectado. (Traducción automática con Google Translate, sin valor legal)
The present invention discloses an implantable stimulator device, comprising a conductive case; a first electrode array; a second electrode array; a first integrated circuit within the conductive case, wherein the first integrated circuit is configured to provide first current pulses at a first frequency to cause a first current to flow between the first electrode array and the case; and a second integrated circuit within the conductive case, wherein the second integrated circuit is configured to provide second current pulses at a second frequency to cause a second current to flow between the second electrode array and the case, wherein the first and second current pulses can overlap in time. |
---|---|
Bibliography: | Application Number: ES20170186448T |