Control de decodificación con detección de transición de dirección en función de borrado de página

• Main Author: PYEON, HONG BEOM
• Format: Patent
• Language: Spanish
• Published: 19.09.2013
• Subjects: INFORMATION STORAGE; PHYSICS; STATIC STORES

Una memoria no volátil que comprende bloques de memoria (10, 12, 14, 16), cada bloque de memoriacomprende: celdas de memoria no volátil dispuestas en una pluralidad de páginas (24, 26, 28, 30), cada página tiene unadirección de página (X, Y, Z), las direcciones de página de las páginas son únicas dentro de cada bloque, ladirección de página de cada página es la misma que la página correspondiente entre bloques: caracterizada por: un circuito de enganche respectivo (58) para cada página que se puede operar para conectar una tensión deborrado a la página a la página que se va a borrar en respuesta a una dirección de página; y un generador de reinicio de selección de página (504, Figuras 7, 8, 9) configurado para limitar una operación deborrado de múltiples páginas a un único bloque de memoria seleccionado en dicha memoria no volátil, el circuitogenerador de reinicio de selección de página comprende: una entrada configurada para recibir porciones de memoria de dirección de bloque (306) de cada dirección de ungrupo de una o más direcciones de páginas que se van a borrar: un circuito de detección de transición de dirección (334) configurado para detectar cuando son diferentes lasporciones de memoria de dirección de bloque de dos direcciones del grupo de direcciones de página; el generador de reinicio de selección de página se puede operar para generar una salida de reinicio (516, 372) paralimitar el borrado de múltiples páginas a páginas dentro el mismo bloque al limpiar los circuitos de enganche luegode detectar que son diferentes las porciones de dirección de bloque de dos direcciones. Circuits and methods are provided for controlling multi-page erase operations in flash memory. The page address of each address of a multi-page erase operation is latched in wordline decoders. A page select reset generator circuit processes the block addresses of each address of the multi-page erase operation. In the event the addresses relate to pages in different blocks, then previously latched page addresses are reset. This avoids the incorrect circuit operation that will result should a multi-page erase operation include multiple pages in different blocks.