Method for the testing of different models of a logic circuit

• Main Authors: EPPENSTEINER, FRIEDRICH, GHAMESHLU, MAJID, TAUCHER, HERBERT, MATSCHNIG, MARTIN
• Format: Patent
• Language: English; French; German
• Published: 14.01.2015
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

Die Erfindung betrifft ein Verfahren zum automatisierten Anpassen von Parametereinstellungen (PS) bei einem Schaltungsmodell (SL) für eine logische, elektronische Schaltung, insbesondere eine anwendungsspezifische, integrierte Schaltung. Das Schaltungsmodell (SL) wird dabei mit Hilfe einer Systemmodellierungssprache bzw. mittel Electronic System Level Design erstellt und es wird durch Vorgabe von Parameterwerten ein funktionelles Verhalten des Schaltungsmodells (SL) definiert, wobei zuerst Startparameterwerte für das Schaltungsmodell (SL) vorgegeben und dann zu überprüfende Funktionseinheiten des Schaltungsmodells (SL) festgelegt werden (1). Danach werden die festgelegten Funktionseinheiten des Schaltungsmodells (SL) in einer vorgegebenen Simulationsumgebung (S) parallel zu entsprechenden Funktionsblöcken eines Hardwarebeschreibungsmodells (HB) mit Zufallsdaten (ZD) stimuliert (2) und das funktionelle Verhalten der Funktionseinheiten des Schaltungsmodells (SL) mit dem Verhalten der Funktionsblöcke des Hardwarebeschreibungsmodells (HB) verglichen sowie Abweichungen ermittelt (3). Dann wird über eine Optimierungsanwendung (OA) die Parametereinstellung (PS) der jeweiligen Funktionseinheiten des Schaltungsmodells (SL) auf Basis der ermittelten Abweichungen derart geändert, dass für die Abweichungen ein Minimum erzielt wird (4, 5). Die Anpassung der Parametereinstellung (PS) an das einer realen Implementierung der Schaltung entsprechende Hardwarebeschreibungsmodell (HB) erfolgt damit auf einfache Weise voll automatisiert und es bedarf keiner genauen Detailkenntnisse der technischen Realisierung (z.B. Hardware- und/oder Software-Einheiten) der logischen Schaltung.