MULTILAYER THIN FILM WIRING PROCESS FEATURING SELF-ALIGNMENT OF VIAS

• Main Authors: CHANG, KENNETH, STEIMEL, HEINZ, O, CZORNYJ, GEORGE, KUMAR, ANANDA, H
• Format: Patent
• Language: English; French; German
• Published: 10.02.1993
• Subjects: BASIC ELECTRIC ELEMENTS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS; PRINTED CIRCUITS; SEMICONDUCTOR DEVICES

Structure de conditionnement de semi-conducteurs et procédé pour obtenir ce produit. La structure comporte au moins un niveau de couches diélectriques et métallurgiques. Le ou les niveaux se composent d'un plan de métallurgie de câblage (18) et d'un plan "à travers l'interconnexion entre couches" ("through-via") de métallurgie interconnectante en association avec la couche unique et les deux couches de matériaux diélectriques polymères (13, 19). Le procédé de fabrication d'auto-alignement du niveau offre une technique aérodynamique grâce à laquelle les conditions de masquage et d'alignement sont moins sévères, un traitement laborieux tel qu'au moins une étape de polissage est éliminé et une structure ayant une intégrité adhésive est fabriquée. The present invention provides a packaging semiconductor structure and method for obtaining same. The structure is comprised of at least one level of dielectric and metallurgy layers. The at least one level is comprised of a wiring metallurgy plane and a "through-via" plane of interconnecting metallurgy in association with both one and two layers of polymeric dielectric materials. The self-alignment method of fabrication of the level provides a streamlined technique wherein stringent masking and alignment requirements are relaxed, undue processing such as at least one polishing step is eliminated and a structure having adhesive integrity is fabricated.