PSEUDO-RANDOM BINARY SEQUENCE GENERATORS

• Main Authors: MASON, ARTHUR, GORDON, JENNINGS, SYLVIA, MARY RACAL RESEARCH LIMITED, EDWARDSON, STANLEY, MAKINSON, KNEE, MICHAEL, JAMES BBC RESEARCH DEPARTMENT, BROWN, EDMUND, RAPHAEL, BRENNAND, PETER, ROBERT, DORN, WILHELMUS, MARTINUS BUILDING BA, JENNER, PETER, MICHAEL MARCONI SECURE RADIO, BEKER, HENRY, JOSEPH RACAL RESEARCH LIMITED, ELY, STEPHEN, ROBERT, CROWTHER, GERALD, OFFLEY, NICOLAS, JEAN-MARIE, CHRISTOPHE LABORATOIRE, BOES, LUC, EMIEL, LUCIEN, GUILLOU, LOUIS, CLAUDE
• Format: Patent
• Language: English; French; German
• Published: 19.02.1986
• Edition: 4
• Subjects: ADVERTISING; BASIC ELECTRONIC CIRCUITRY; CALCULATING; CODING OR CIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHERPURPOSES INVOLVING THE NEED FOR SECRECY; COMPUTING; COUNTING; CRYPTOGRAPHY; DISPLAY; EDUCATION; ELECTRIC COMMUNICATION TECHNIQUE; ELECTRIC DIGITAL DATA PROCESSING; ELECTRICITY; PHYSICS; PICTORIAL COMMUNICATION, e.g. TELEVISION; PULSE TECHNIQUE; SEALS

Un générateur de séquences binaires pseudo-aléatoires comprend au moins un registre à décalage (S, T) agencé en une boucle de recirculation et possédant une pluralité de portes logiques (6) servant à combiner logiquement les sorties des étages sélectionnés du registre pour produire une séquence pseudo-aléatoire, et un multiplexeur (M), possédant p entrées de données et q entrées d'adresses toutes reliées à des étages sélectionnés du registre à décalage, et qui sélectionne à tout instant l'un des p bits d'entrée de données par rapport au mot d'adresse à q bits pour produire le signal de sortie du générateur. Le nombre s de portes logiques est particulièrement élevé et se rapporte au nombre total r d'étages du registre à décalage (r > p + q) par l'expression 2s >= r2. Quelques uns des étages du (ou de chaque) registre à décalage sont connectés à des entrées de données sélectionnées du multiplexeur et d'autres étages du même registre à décalage sont connectés à des entrées d'adresses sélectionnées du multiplexeur. Des commutateurs (SW1 - SW4) permettent de charger régulièrement un mot de réinitialisation dans le(s) registre(s) à décalage, et ce mot de réinitialisation peut être formé par un agencement (Fig. 4) qui combine un mot de commande avec le comptage de trame. A pseudo-random binary sequence generator comprises at least one shift register (S, T) arranged in a recirculating loop and having a plurality of logic gates (G) for logically combining the outputs of selected stages of the register to provide a pseudo-random sequence, and a multiplexer (M), having a p data inputs and q address inputs all connected to selected shift register stages, and which selects at any instant one of the p data input bits in accordance with the q-bit address word to provide the generator output. The number s of logic gates is especially high and is related to the total number r of shift register stages (r > p + q) by the expression: 2>/=r . Some of the shift register stages of the or each shift register are connected to selected data inputs of the multiplexer and others of the stages of the same shift register are connected to selected address inputs of the multiplexer. Switches (SW1-SW4) are provided for regularly loading a reinitialisation word into the shift register(s), and this re-initialisation word can be formed by an arrangement (Fig. 4) which combines a control word with the frame count.