SPEICHERCONTROLLER FÜR SOLID-STATE-SPEICHEREINHEITEN

Aspekte der vorliegenden Erfindung offenbaren ein Verfahren, Computerprogrammprodukt und System zum Steuern des Betriebs eines Arrays von nichtflüchtigen Speicherzellen, das Zellen aufweist, die selektiv für Einzelbit- und Multibit-Speicherung konfigurierbar sind. Das Verfahren umfasst einen Speiche...

Full description

Saved in:
Bibliographic Details
Main Authors Papandreou, Nikolaos, Stoica, Radu, Pletka, Roman, Tomic, Sasa, Pozidis, Charalampos, Ioannou, Nikolas
Format Patent
LanguageGerman
Published 01.09.2022
Subjects
CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
PHYSICS
Online AccessGet full text

Cover

More Information
Summary:Aspekte der vorliegenden Erfindung offenbaren ein Verfahren, Computerprogrammprodukt und System zum Steuern des Betriebs eines Arrays von nichtflüchtigen Speicherzellen, das Zellen aufweist, die selektiv für Einzelbit- und Multibit-Speicherung konfigurierbar sind. Das Verfahren umfasst einen Speichercontroller, der das Array selektiv für den Betrieb in einem Hybridmodus, in dem das Array sowohl für Einzelbit-Speicherung konfigurierte Zellen als auch für Multibit-Speicherung konfigurierte Zellen aufweist, und einem Multibit-Modus konfiguriert, in dem alle Zellen in dem Array für Multibit-Speicherung konfiguriert sind. Das Verfahren umfasst ferner ein dynamisches Umschalten des Speichercontrollers zwischen der Hybrid- und der Multibit-Modus-Konfiguration des Arrays, in Abhängigkeit davon, ob eine Array-Kapazitätsnutzung einen definierten Schwellenwert überschreitet, der mit einer verbesserten Lebensdauer des Arrays verbunden ist. Aspects of the present invention disclose a method, computer program product, and system for controlling operation of an array of non-volatile memory cells comprising cells which are selectively configurable for single-bit and multibit storage. The method includes a memory controller selectively configuring the array for operation in a hybrid mode, in which the array comprises both cells configured for single-bit storage and cells configured for multibit storage, and a multibit mode in which all cells in the array are configured for multibit storage. The method further includes the memory controller dynamically switching between the hybrid and multibit mode configurations of the array corresponding to array capacity-usage traversing a defined threshold level associated with enhance endurance of the array.
Bibliography:Application Number: DE20201105695T