Halbleitereinheit

• Main Authors: Adachi, Kohei, Fukui, Yutaka, Sugawara, Katsutoshi, Tanaka, Rina, Konishi, Kazuya
• Format: Patent
• Language: German
• Published: 08.12.2022
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

Halbleitereinheit (901 bis 911), die Folgendes aufweist:- eine Drift-Schicht (2) eines ersten Leitfähigkeitstyps;- einen Basis-Bereich (302) eines zweiten Leitfähigkeitstyps, der auf der Drift-Schicht (2) ausgebildet ist;- einen Source-Bereich (303) des ersten Leitfähigkeitstyps, der auf dem Basis-Bereich (302) ausgebildet ist, wobei der Source-Bereich durch den Basis-Bereich (302) von der Drift-Schicht (2) getrennt ist;- eine Mehrzahl von Streifen-Gräben (TS), die in einer Querschnittsansicht jeweils ein Paar von Seitenwänden aufweisen, die den Source-Bereich (303) und den Basis-Bereich (302) durchdringen und bis zu der Drift-Schicht (2) reichen, wobei sich die Mehrzahl von Streifen-Gräben in einer Draufsicht in Streifen erstreckt;- eine Diffusionsschutzschicht (306, 306P) des zweiten Leitfähigkeitstyps, die an einem Boden von jedem der Streifen-Gräben (TS) ausgebildet ist, wobei sich die Diffusionsschutzschicht in Kontakt mit der Drift-Schicht (2) befindet;- eine Gate-Isolierschicht (305), die angrenzend an die Paare der Seitenwände der Streifen-Gräben (TS) so ausgebildet ist, dass sie den Basis-Bereich (302) und den Source-Bereich (303) bedeckt;- Streifen-Gate-Elektroden (204S), die in jedem der Streifen-Gräben (TS) jeweils eine erste seitliche Oberfläche (S1), eine zweite seitliche Oberfläche (S2) und eine obere Oberfläche aufweisen, wobei die erste seitliche Oberfläche durch die Gate-Isolierschicht (305) an den Basis-Bereich (302) angrenzt, wobei sich die zweite seitliche Oberfläche und die erste seitliche Oberfläche (S1) gegenüberliegen und wobei die obere Oberfläche die erste seitliche Oberfläche (S1) mit der zweiten seitlichen Oberfläche (S2) verbindet;- eine Zwischen-Isolierschicht (6), welche die zweiten seitlichen Oberflächen (S2) und die oberen Oberflächen der Streifen-Gate-Elektroden (204S) mit einer Dicke bedeckt, die größer als eine Dicke der Gate-Oxid-Schicht (305) ist, wobei die Zwischen-Isolierschicht erste Kontaktlöcher (CHI), die außerhalb von jedem der Streifen-Gräben (TS) mit dem Source-Bereich (303) und dem Basis-Bereich (302) verbunden sind, und zweite Kontaktlöcher (CH2) aufweist, die innerhalb der Streifen-Gräben (TS) mit der Diffusionsschutzschicht (306, 306P) verbunden sind; und- eine Source-Elektrode (5), die mit dem Source-Bereich (303), dem Basis-Bereich (302) und der Diffusionsschutzschicht (306, 306P) verbunden ist, wobei in der Draufsicht eine Mehrzahl von aktiven Streifenbereichen (RA) und eine Mehrzahl von Kontakt-Streifenbereichen (RC) existieren, die sich jeweils in einer Längsrichtung erstrecken, und ein Streifenmuster ausgebildet ist, indem die aktiven Streifenbereiche (RA) und die Kontakt-Streifenbereiche (RC) abwechselnd und wiederholt in einer Richtung senkrecht zu der Längsrichtung ausgebildet werden, wobei die aktiven Streifenbereiche (RA) und die Kontakt-Streifenbereiche (RC) durch die Streifen-Gate-Elektroden (204S) abgeteilt sind,wobei die Source-Elektrode (5) durch die ersten Kontaktlöcher (CH1) der Zwischen-Isolierschicht (6) in jedem der aktiven Streifenbereiche (RA) mit dem Source-Bereich (303) und dem Basis-Bereich (302) verbunden ist und jede der Streifen-Gate-Elektroden (204S) mit der ersten seitlichen Oberfläche (S1), die an den Basis-Bereich (302) angrenzt, durch die Gate-Isolierschicht (305) in einem entsprechenden der Streifen-Gräben (TS) einen schaltbaren Kanal bildet,wobei die Source-Elektrode (5) durch die zweiten Kontaktlöcher (CH2) der Zwischen-Isolierschicht (6) in jedem von den Kontakt-Streifenbereichen (RC) mit der Diffusionsschutzschicht (306, 306P) verbunden ist, wobei die zweiten Kontaktlöcher (CH2) in Streifen ausgebildet sind,wobei die Halbleitereinheit (901 bis 911) des Weiteren Folgendes aufweist:- einen kreuzenden Graben (TC), der sich in einer Richtung transversal zu der Längsrichtung in jedem der aktiven Streifenbereiche (RA) erstreckt und in der Querschnittsansicht ein Paar von Seitenwänden aufweist, die den Source-Bereich (303) und den Basis-Bereich (302) durchdringen und bis zu der Drift-Schicht (2) reichen; und- eine kreuzende Gate-Elektrode (204C), die durch die Gate-Oxid-Schicht (305) in dem kreuzenden Graben (TC) ausgebildet ist,wobei sich die Streifen-Gate-Elektroden (204S) kontinuierlich in der Längsrichtung erstrecken, unddie kreuzende Gate-Elektrode (204C) zwei angrenzende Bereiche der Streifen-Gate-Elektroden (204S) in der Richtung senkrecht zu der Längsrichtung wechselseitig verbindet, wobei zumindest einer der aktiven Streifenbereiche (RA) zwischen den zwei angrenzenden Bereichen sandwichartig ausgebildet ist. A semiconductor device in which an interlayer insulation film covers striped gate electrodes with a thickness larger than a thickness of a gate oxide film. The interlayer insulation film includes first contact holes outside each striped trench, and second contact holes inside the striped trench. In a plan view, striped active regions and striped contact regions both extending in a longitudinal direction exist. The striped active regions and the striped contact regions are alternately and repeatedly disposed in a direction perpendicular to the longitudinal direction. In each of the striped active regions, the source electrode is connected to a source region through the first contact hole. In each of the striped contact regions, the source electrode is connected to a protective diffusion layer through the second contact hole.