Fertigung von nicht-planaren IGZO-Vorrichtungen für eine verbesserte Elektrostatik

• Main Authors: Le, Van H, Millard, Kent, E, Rios, Rafael, Radosavljevic, Marko, Agrawal, Ashish, Arch, Ryan, E, Dewey, Gilbert, Chu-Kung, Benjamin, Kavalieros, Jack T, French, Marc C
• Format: Patent
• Language: German
• Published: 13.09.2018
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

Ausführungsformen der Erfindung weisen nicht-planare InGaZnO (IGZO)-Transistoren und Verfahren zum Ausbilden solcher Vorrichtungen auf. In einer Ausführungsform kann der IGZO-Transistor ein Substrat und ein Source- und ein Draingebiet, die über dem Substrat ausgebildet sind, aufweisen. Gemäß einer Ausführungsform kann eine IGZO-Schicht oberhalb des Substrats ausgebildet sein und kann elektrisch mit dem Sourcegebiet und dem Draingebiet gekoppelt sein. Weitere Ausführungsformen weisen eine Gateelektrode auf, die von der IGZO-Schicht durch ein Gatedielektrikum getrennt ist. In einer Ausführungsform berührt das Gatedielektrikum mehr als eine Oberfläche der IGZO-Schicht. In einer Ausführungsform ist der IGZO-Transistor ein FinFET-Transistor. In einer anderen Ausführungsform ist der IGZO-Transistor ein Nanodraht- oder Nanoband-Transistor. Ausführungsformen der Erfindung können auch einen nicht-planaren IGZO-Transistor aufweisen, der im Back-End-Of-Line (BEOL)-Stapel eines Chips mit integrierter Schaltung ausgebildet ist. Embodiments of the invention include non-planar InGaZnO (IGZO) transistors and methods of forming such devices. In an embodiment, the IGZO transistor may include a substrate and source and drain regions formed over the substrate. According to an embodiment, an IGZO layer may be formed above the substrate and may be electrically coupled to the source region and the drain region. Further embodiments include a gate electrode that is separated from the IGZO layer by a gate dielectric. In an embodiment, the gate dielectric contacts more than one surface of the IGZO layer. In one embodiment, the IGZO transistor is a finfet transistor. In another embodiment the IGZO transistor is a nanowire or a nanoribbon transistor. Embodiments of the invention may also include a non-planar IGZO transistor that is formed in the back end of line stack (BEOL) of an integrated circuit chip.