Vektorbefehle zum Ermöglichen von effizienter Synchronisation und parallelen Reduktionsoperationen

• Main Authors: Kim, Daehyun, Kumar, Sanjeev, Chhugani, Jatin, Lee, Victor W, Hughes, Christopher, Nguyen, Anthony D, Chen, Yen-Kuang, Kim, Changkyu, Smelyanskiy, Mikhail
• Format: Patent
• Language: German
• Published: 30.11.2023
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

Prozessor, der Folgendes umfasst:Logik zum Empfangen eines ersten Vektorbefehls, einer Vielzahl von Adressen, jede zu einer Speicherstelle mit einem entsprechenden Datenelement eines Vektors mit einer Vielzahl von Datenelementen, und von Maskeninformationen, die dem Vektor zugeordnet sind, und zum Laden eines Datenelements, das aus der Speicherstelle erhalten wird, die jeder aus der Vielzahl von Adressen entspricht, wie durch die Maskeninformationen angezeigt, und zum Reservieren der Speicherstellen für eine nachfolgende Operation durch Setzen einer Reservierungsstelle für jedes der geladenen Datenelemente durch Speichern eines ersten Zeigers auf eine inhaltsadressierbare Speicherstruktur, wobei die Logik eingerichtet ist zum Empfangen eines zweiten Vektorbefehls, einer zweiten Vielzahl von Adressen, jede zu einer Speicherstelle mit einem entsprechenden Datenelement des Vektors, und von zweiten Maskeninformationen und zum bedingten Schreiben eines Datenelements aus einem Quellspeicher an die Speicherstelle, die jeder aus der zweiten Vielzahl von Adressen entspricht, wie durch die zweiten Maskeninformationen angezeigt, wenn die entsprechende Speicherstelle noch reserviert ist, aufgrund eines Vergleichs eines zweiten Zeigers, der aus einem Vektorspeicheroperanden erzeugt ist, mit einem entsprechenden ersten Zeiger, der in der inhaltsadressierbaren Speicherstruktur gespeichert ist. In one embodiment, a processor may include a vector unit to perform operations on multiple data elements responsive to a single instruction, and a control unit coupled to the vector unit to provide the data elements to the vector unit, where the control unit is to enable an atomic vector operation to be performed on at least some of the data elements responsive to a first vector instruction to be executed under a first mask and a second vector instruction to be executed under a second mask. Other embodiments are described and claimed.