Reduction of edge roughness in dry etched semiconductors in order to carry nanostructures includes coating the surface with a deposited dielectric, followed by isotropically etching

• Main Authors: GENZ, OLIVER, KOEPE, RALF, MACHILL, STEFAN
• Format: Patent
• Language: English; German
• Published: 07.07.2005
• Edition: 7
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

To reduce the edge roughness in dry etched structures in the production of semiconductors, the dry etching (a) is followed by the deposition of a dielectric balancing medium (20) with a photolacquer (30) on the surface (10) for a wet or dry isotropic etching stage (b). The deposition can be separate or combined with the isotropic etching. Die Erfindung betrifft ein Verfahren zum Verringern der Seitenwandrauhigkeit von trocken geätzten Strukturen mit den Schritten: (a) Durchführen eines Trockenätzschritts und (b) anschließendes Durchführen eines isotropen Ätzschritts. Nach einer bevorzugten Ausführungsform der Erfindung kann nach dem Trockenätzschritt (a) und vor Durchführen des isotropen Ätzschritts (b) ein Abscheidungsschritt, in dem ein Ausgleichsmedium auf die trocken geätzte Struktur abgeschieden wird, gegebenenfalls in Kombination mit einem isotropen Planarisierungsschritt, durchgeführt werden. Durch die Einführung eines zusätzlichen isotropen Ätzschritts nach der eigentlichen Strukturierung ist es möglich, die Seitenwandrauhigkeit zu reduzieren, d. h. die Oberflächenstruktur der Seitenwände zu glätten. Der zusätzliche isotrope Ätzschritt (b) der Erfindung kann nicht nur zur Verringerung der Seitenwandrauhigkeit herangezogen werden, sondern dient auch zur gezielten CD-Einstellung und/oder -Reduktion der geätzten Strukturen an sich.