Verfahren zur Herstellung eines Leistungshalbleiterbauelements

• Main Authors: SUZUKI, MIKIMASA, NORITAKE, CHIKAGE
• Format: Patent
• Language: German
• Published: 10.01.2013
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

Verfahren zur Herstellung eines Halbleiterbauelements (16), in welchem eine Halbleiterelementeschicht (2) auf einer Halbleiterschicht (201) befindlich ist, welche eine niedrige Störstellenkonzentration besitzt, mit den Schritten: Bilden eines Halbleiterwafers (1), welcher eine Halbleiterschicht (201), die eine niedrige Störstellenkonzentration besitzt, und eine Halbleiterelementeschicht (2) enthält, die auf der Halbleiterschicht (201) befindlich ist, wobei der Wafer (1) eine erste Oberfläche (1a) besitzt, an deren Seite die Halbleiterelementeschicht (2) befindlich ist, wobei der Wafer (1) eine zweite Oberfläche (1b) aufweist, welche der ersten Oberfläche (1a) gegenüberliegt und an deren Seite die Halbleiterschicht (201) befindlich ist; Glattschleifen des Wafers (1) von der zweiten Oberfläche (1b) aus auf eine vorbestimmte Dicke; und Ätzen des Wafers (1) auf eine vorbestimmte Dicke von der zweiten Oberfläche (1b) aus, während ein Rand des Wafers (1) gegen ein Ätzmittel (7) maskiert ist, zur Bildung eines Umschlags (10) an dem Rand; und Bilden einer Schicht (48) mit... Production of a semiconductor component comprises: (i) forming a semiconductor wafer (I) containing a semiconductor layer (200) and a semiconductor element layer (2); (ii) polishing the wafer up to a pre-determined thickness; and (iii) etching the wafer whilst the edge of the wafer is masked from the etching medium to form an envelope on the edge. Preferred Features: The wafer is etched whilst one region within the edge is partially masked to form a cross-piece in the region. The roughness of one surface after etching is controlled based on the composition of the etching medium used during etching.