SELEKTIV BETRIEBENE EINGEBETTETE SPEICHERSYSTEME UND VERFAHREN

Es werden verschiedene Techniken für den selektiven Betrieb eines Speicherblocks im Vollleistungs- oder Halbleistungsmodus bereitgestellt. In einem Beispiel weist ein System einen Speicherblock auf, der so eingerichtet ist, dass er selektiv in einem Vollleistungsmodus oder in einem Halbleistungsmodu...

Full description

Saved in:
Bibliographic Details
Main Authors McLaury, Loren L, Sharpe-Geisler, Bradley A, Shahbazi, Maryam
Format Patent
LanguageGerman
Published 06.06.2024
Subjects
CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
PHYSICS
Online AccessGet full text

Cover

More Information
Summary:Es werden verschiedene Techniken für den selektiven Betrieb eines Speicherblocks im Vollleistungs- oder Halbleistungsmodus bereitgestellt. In einem Beispiel weist ein System einen Speicherblock auf, der so eingerichtet ist, dass er selektiv in einem Vollleistungsmodus oder in einem Halbleistungsmodus betrieben werden kann. Der Speicherblock weist einen Eingangs-/Ausgangsport auf. Der Speicherblock weist ferner einen ersten Unterblock auf, der so eingerichtet ist, dass er während des Vollleistungsmodus und während des Halbleistungsmodus eingeschaltet ist. Der Speicherblock weist ferner einen zweiten Unterblock auf, der so eingerichtet ist, dass er während des Vollleistungsmodus eingeschaltet ist und während des Halbleistungsmodus ausgeschaltet ist. Der Speicherblock weist ferner Routing-Hardware auf, die eingerichtet ist, um Daten zwischen dem Eingangs-/Ausgangsport und dem ersten und dem zweiten Unterblock weiterzuleiten. Es werden auch weitere Systeme und Verfahren bereitgestellt. Various techniques are provided for selectively operating a memory block in full power or half power modes. In one example, a system comprises a memory block configured to be selectively operated in a full power mode or a half power mode. The memory block comprises an input/output port. The memory block further comprises a first sub-block configured to be powered on during the full power mode and during the half power mode. The memory block further comprises a second sub-block configured to be powered on during the full power mode and powered off during the half power mode. The memory block further comprises routing hardware configured to pass data between the input/output port and the first and second sub-blocks. Additional systems and methods are also provided.
Bibliography:Application Number: DE202310133409