Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleiterherstellungseinrichtung

• Main Authors: Katsuki, Shinichiro, Akiyoshi, Kyohei, Nakanishi, Yosuke, Yoshida, Atsushi
• Format: Patent
• Language: German
• Published: 02.02.2023
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

Bereitgestellt wird ein Verfahren zum Herstellen einer Halbleitervorrichtung, das imstande ist, Schwankungen der Dicke von Oxidfilmen unter einer Vielzahl von SiC-Wafern zu unterdrücken, wobei erste anorganische Filme auf unteren Oberflächen einer Vielzahl von SiC-Wafern ausgebildet werden und dann ein Ätzen der Vielzahl von SiC-Wafern so durchgeführt wird, dass eine Dicke von 750 nm oder mehr des ersten anorganischen Films verbleibt, und dann Oxidfilme auf oberen Oberflächen der Vielzahl von SiC-Wafern ausgebildet werden, indem eine thermische Oxidationsbehandlung in einem Zustand durchgeführt wird, in dem ein erster SiC-Wafer der Vielzahl von SiC-Wafern direkt unterhalb irgendeines von zumindest einem Wafer, der einen Dummy-Wafer und/oder einen Überwachungs-Wafer einschließt, platziert ist und ein zweiter SiC-Wafer der Vielzahl von SiC-Wafern direkt unterhalb eines dritten SiC-Wafers der Vielzahl von SiC-Wafern platziert ist. Provided is a method of manufacturing a semiconductor device capable of suppressing variation in thickness of oxide films among a plurality of SiC wafers. Forming first inorganic films on lower surfaces of a plurality of SiC wafer, and then performing etching of the plurality of SiC wafers so that 750 nm or more of the first inorganic film is left in thickness, and then forming oxide films on upper surfaces of the plurality of SiC wafers by performing thermal oxidation treatment in a state in which a first SiC wafer of the plurality of SiC wafers is placed directly below any one of at least one wafer, including at least one of a dummy wafer and a monitor wafer, and a second SiC wafer of the plurality of SiC wafers is placed directly below a third SiC wafer of the plurality of SiC wafers.