INTEGRIERTE SCHALTUNG UND VERFAHREN ZUM SCHÜTZEN EINER INTEGRIERTEN SCHALTUNG VOR REVERSE ENGINEERING

• Main Authors: Wroblewski, Artur, Seidl, Stefan, Hatsch, Joel
• Format: Patent
• Language: German
• Published: 11.05.2023
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

Gemäß einer Ausführungsform wird eine integrierte Schaltung bereitgestellt, die eine Biterzeugungsschaltung mit mehreren Signalketten enthält. Für jede Signalkette ist ein erster Dateneingang eines Eingangs-Multiplexers mit einer anderen der Signalketten verbunden und der Eingangs-Multiplexer derart eingerichtet, dass er, wenn ihm ein Steuersignal zugeführt wird, das einen Normalbetriebsmodus anzeigt, den ersten Dateneingang mit dem Pfadeingang der Signalkette verbindet. Der zweite Dateneingang jedes Eingangs-Multiplexers ist mit dem Ausgang einer Biterzeugungs-Auslöseschaltung verbunden und für jede Signalkette ist der Eingangs-Multiplexer derart eingerichtet, dass, wenn ihm ein Steuersignal zugeführt wird, das einen Geheimniserzeugungsmodus anzeigt, den zweiten Dateneingang mit dem Pfadeingang der Signalkette verbindet. Die Biterzeugungsschaltung weist ferner eine Arbiterschaltung auf, die mit den Pfadausgängen von mindestens zwei der Signalketten verbunden ist und die eingerichtet ist, abhängig von den Zuständen der mindestens zwei Signalketten ein geheimes Bit auszugeben. A bit generation circuit having a plurality of signal chains, where for each chain, a first input of an input multiplexer is connected to another of the signal chains and the multiplexer is configured so that, if a control signal indicating a normal operating mode is fed to the multiplexer, the multiplexer connects the first input to the path input of the signal chain. The second input of each multiplexer is connected to the output of a bit generation trigger circuit and, for each signal chain, the multiplexer is configured so that, if a control signal indicating a secret generation mode is fed to the multiplexer, it connects the second input to the path input of the signal chain. The bit generation circuit furthermore comprises an arbiter circuit connected to the path outputs of at least two signal chains and configured to output a secret bit depending on their states.