Grafikoberflächenadressierung

• Main Authors: Swift, Michael J, Hartog, Robert S, Delaurier, Anthony P, Bergland, Tyson J, Avkarogullari, Gokhan, Valient, Michal
• Format: Patent
• Language: German
• Published: 06.07.2023
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; IMAGE DATA PROCESSING OR GENERATION, IN GENERAL; PHYSICS

Einrichtung, umfassend:eine Grafikverarbeitungsschaltlogik (110), die konfiguriert ist, um auf eine Grafikoberfläche basierend auf einer Adresse in einem Oberflächenraum zuzugreifen, der der Grafikoberfläche zugewiesen ist;eine erste Übersetzungsschaltlogik (120), die konfiguriert ist zum:Übersetzen der Adresse in dem Oberflächenraum in eine Adresse im virtuellen Raum basierend auf einem oder mehreren der Übersetzungseinträge in einer Übersetzungstabelle (165), welche die Seiten des Oberflächenraums auf dem virtuellen Raum abbildet, wobei die Übersetzungstabelle (165) so konfiguriert ist, dass sie anfänglich nur einen Teil des Oberflächenraums auf dem virtuellen Raum abbildet; undeine zweite Übersetzungsschaltlogik (130), die konfiguriert ist, um die Adresse im virtuellen Raum in eine Adresse in einem physischen Raum eines Speichers (140) zu übersetzen, der konfiguriert ist, um die Grafikoberfläche zu speichernwobei die Grafikverarbeitungsschaltlogik (110) konfiguriert ist, um Aktivitätszählungsinformationen basierend auf Zugriffen auf Abschnitte des Oberflächenraums zu verwalten; undwobei die Grafikverarbeitungsschaltlogik (110) konfiguriert ist, um eine zuvor nicht abgebildete Seite des Oberflächenraums basierend auf Aktivitätszählungsinformationen, die der Seite des Oberflächenraums zugeordnet sind, auf den virtuellen Raum abzubilden. Techniques are disclosed relating to memory allocation for graphics surfaces. In some embodiments, graphics processing circuitry is configured to access a graphics surface based on an address in a surface space assigned to the graphics surface. In some embodiments, first translation circuitry is configured to translate address information for the surface space to address information in the virtual space based on one or more of the translation entries. In some embodiments, the graphics processing circuitry is configured to provide an address for the access to the graphics surface based on translation by the first translation circuitry and second translation circuitry configured to translate the address in the virtual space to an address in a physical space of a memory configured to store the graphics surface. The disclosed techniques may allow sparse allocation of large graphics surfaces, in various embodiments.