Speichervorrichtung zum Verhindern einer Doppelprogrammierung einer Ausfalladresse und Betriebsverfahren dafür

• Main Authors: Jung, Sang-Hoon, Kim, Hyungkyu
• Format: Patent
• Language: German
• Published: 02.05.2019
• Subjects: INFORMATION STORAGE; PHYSICS; STATIC STORES

Eine Speichervorrichtung (100) enthält ein erstes Ausfalladressregister (232_1), welches eine Ausfalladresse (FADD) speichert, ein Eingangsadressregister (231), welches eine Eingangsadresse (ADD) speichert, eine Datenvergleichsschaltung (233), welche Schreibdaten (WDATA), welche in einer der Eingangsadresse (ADD) entsprechende Speicherzelle zu speichern sind, mit gelesenen Daten (RDATA), welche aus der Speicherzelle gelesen wurden, vergleicht, eine Adressvergleichsschaltung (234), welche die Ausfalladresse (FADD) und die Eingangsadresse (ADD) vergleicht, und ein zweites Ausfalladressregister (232_2), welches Bits der Ausfalladresse (FADD) parallel basierend auf einem ersten Vergleichsergebnis der Schreibdaten (WDATA) mit den gelesenen Daten (RDATA) und einem zweiten Vergleichsergebnis der Ausfalladresse (FADD) mit der Eingangsadresse (ADD) speichert. A memory device includes a first fail address register that stores a fail address, an input address register that stores an input address, a data comparison circuit that compares write data to be stored in a memory cell corresponding to the input address with read data read from the memory cell, an address comparison circuit that compares the fail address and the input address, and a second fail address register that stores bits of the fail address in parallel based on a first comparison result of the write data with the read data and a second comparison result of the fail address with the input address.