Dielektrischer Abstandshalter zur Vermeidung von Kurzschlüssen
Ein Verfahren umfasst das Ausbilden eines ersten und eines zweiten Dummy-Gatestapels, die einen Halbleiterbereich kreuzen, das Ausbilden eines ILD so, dass der erste und der zweite Dummy-Gatestapels darin eingebettet sind, das Ersetzen des ersten und des zweiten Dummy-Gatestapels durch einen ersten...
Saved in:
Main Authors | , , , , , , , |
---|---|
Format | Patent |
Language | German |
Published |
02.01.2020
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | Ein Verfahren umfasst das Ausbilden eines ersten und eines zweiten Dummy-Gatestapels, die einen Halbleiterbereich kreuzen, das Ausbilden eines ILD so, dass der erste und der zweite Dummy-Gatestapels darin eingebettet sind, das Ersetzen des ersten und des zweiten Dummy-Gatestapels durch einen ersten bzw. einen zweiten Ersatz-Gatestapel und das Durchführen eines ersten Ätzverfahrens, um eine erste Öffnung auszubilden. Ein Abschnitt des ersten Ersatz-Gatestapels und ein Abschnitt des zweiten Ersatz-Gatestapels werden entfernt. Das Verfahren umfasst ferner das Füllen der ersten Öffnung zum Ausbilden eines dielektrischen Isolationsbereichs, das Durchführen eines zweiten Ätzverfahrens zum Ausbilden einer zweiten Öffnung, wobei das ILD geätzt wird und wobei der dielektrische Isolationsbereich zu der zweiten Öffnung hin freigelegt wird, das Ausbilden eines Kontaktabstandshalters in der zweiten Öffnung und das Füllen eines Kontaktstöpsels in die zweite Öffnung. Der Kontaktstöpsel befindet sich zwischen gegenüberliegenden Abschnitten des Kontaktabstandshalters.
A method includes forming a first and a second dummy gate stack crossing over a semiconductor region, forming an ILD to embed the first and the second dummy gate stacks therein, replacing the first and the second dummy gate stacks with a first and a second replacement gate stack, respectively, performing a first etching process to form a first opening. A portion of the first replacement gate stack and a portion of the second replacement gate stack are removed. The method further includes filling the first opening to form a dielectric isolation region, performing a second etching process to form a second opening, with the ILD being etched, and the dielectric isolation region being exposed to the second opening, forming a contact spacer in the second opening, and filling a contact plug in the second opening. The contact plug is between opposite portions of the contact spacer. |
---|---|
Bibliography: | Application Number: DE201810115901 |