Leistungshalbleitertransistor, sowie Verfahren zur Verarbeitung eines Leistungshalbleitertransistors

• Main Authors: Baburske, Roman, Jaeger, Christian, Laven, Johannes Georg, Philippou, Alexander, Maeckel, Helmut
• Format: Patent
• Language: German
• Published: 07.01.2021
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

Leistungshalbleitertransistor (1), umfassend:- einen an einen ersten Lastanschluss (11) und einen zweiten Lastanschluss (12) des Transistors (1) gekoppelten Halbleiterkörper (10), der ein Drift-Gebiet von einem ersten Leitfähigkeitstyp (100) umfasst, das dazu ausgelegt ist, einen Laststrom zwischen den Anschlüssen (11, 12) zu leiten;- mindestens eine Leistungseinheitszelle (1-1), die Folgendes enthält:- mindestens einen Steuergraben (14) mit einer Steuergrabenelektrode (141) und mindestens einen Dummy-Graben (15) mit einer Dummy-Grabenelektrode (151), die mit der Steuergrabenelektrode (141) gekoppelt ist;- mindestens eine aktive Mesa (18), die ein Source-Gebiet (101) vom ersten Leitfähigkeitstyp, das mit dem ersten Lastanschluss (11) elektrisch verbunden ist, und ein Kanalgebiet (102) von einem zweiten Leitfähigkeitstyp, das das Source-Gebiet (101) und das Drift-Gebiet (100) trennt, umfasst, wobei in der aktiven Mesa (18) mindestens ein jeweiliger Abschnitt jedes von dem Source-Gebiet (101), dem Kanalgebiet (102) und dem Drift-Gebiet (100) neben einer Seitenwand (144) des Steuergrabens (14) angeordnet sind, und wobei die Steuergrabenelektrode (141) dazu ausgelegt ist, ein Steuersignal von einem Steueranschluss (13) des Transistors (1) zu empfangen und den Laststrom in der aktiven Mesa (18) zu steuern;- ein Halbleiterbarrieregebiet (105) vom zweiten Leitfähigkeitstyp, das im Halbleiterkörper (10) implementiert ist, wobei sich das Barrieregebiet (105) sowohl mit der aktiven Mesa (18) als auch einem Boden (155) des Dummy-Grabens (15) überlappt; wobei- der mindestens eine Steuergraben (14) ein Gesamtsteuergrabenvolumen aufweist, wobei sich das Volumen der Steuergrabenelektrode (141) auf weniger als 80% des Gesamtsteuergrabenvolumens beläuft; und/oder- der mindestens eine Dummy-Graben (15) ein Gesamt-Dummy-Grabenvolumen aufweist, wobei sich das Volumen der Dummy-Grabenelektrode (151) auf weniger als 80% des Gesamt-Dummy-Grabenvolumens beläuft. A power semiconductor device having a barrier region is provided. A power unit cell of the power semiconductor device has at least two trenches that may both extend into the barrier region. The at least two trenches may both have a respective trench electrode coupled to a control terminal of the power semiconductor device. For example, the trench electrodes are structured to reduce the total gate charge of the power semiconductor device. The barrier region may be p-doped and vertically confined, i.e., in and against the extension direction, by the drift region. The barrier region can be electrically floating.