Verfahren zum Vereinzeln von Halbleiterbauteilen und Halbleiterbauteil

• Main Authors: Somers, André, Heine, Urs, Brückner, John, Löffler, Andreas, Gerhard, Sven, Nähle, Lars
• Format: Patent
• Language: German
• Published: 18.07.2019
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

Es wird ein Verfahren zum Vereinzeln von Halbleiterbauteilen (20) angegeben, mit den Schritten des Bereitstellens eines Trägers (21), des Aufbringens von mindestens zwei Halbleiterchips (22) auf den Träger (21), des Ätzens mindestens eines Bruchkeims (23) an einer den Halbleiterchips (22) zugewandten Seite des Trägers (21), und des Vereinzelns von mindestens zwei Halbleiterbauteilen (20) durch Brechen des Trägers (21) entlang des mindestens einen Bruchkeims (23). Dabei erstreckt sich der mindestens eine Bruchkeim (23) zumindest stellenweise in einer vertikalen Richtung (z), wobei die vertikale Richtung (z) senkrecht zu einer Haupterstreckungsebene des Trägers (21) ist, und der mindestens eine Bruchkeim (23) ist in einer lateralen Richtung (x) zwischen den zwei Halbleiterchips (22) angeordnet, wobei die laterale Richtung (x) parallel zur Haupterstreckungsebene des Trägers (21) ist. Weiter weist jedes der Halbleiterbauteile (20) mindestens einen der Halbleiterchips (22) auf, und die Ausdehnung des mindestens einen Bruchkeims (23) in vertikaler Richtung (z) beträgt mindestens 1 % der Ausdehnung des Trägers (21) in vertikaler Richtung (z). Außerdem wird ein Halbleiterbauteil (20) angegeben. A method for singulating semiconductor components (20) is specified, said method comprising the steps of providing a carrier (21), applying at least two semiconductor chips (22) on the carrier (21), etching at least one break nucleus (23) at a side of the carrier (21) facing the semiconductor chips (22), and singulating at least two semiconductor components (20) by breaking the carrier (21) along the at least one break nucleus (23). The at least one break nucleus (23) extends at least in places in a vertical direction (z), the vertical direction (z) being perpendicular to a main extension plane of the carrier (21), and the at least one break nucleus (23) is arranged between the two semiconductor chips (22) in a lateral direction (x), the lateral direction (x) being parallel to the main extension plane of the carrier (21). Further, each of the semiconductor components (20) comprises at least one of the semiconductor chips (22), and the expansion of the at least one break nucleus (23) in the vertical direction (z) is at least 1% of the expansion of the carrier (21) in the vertical direction (z). Furthermore, a semiconductor component (20) is specified.