Source- und Drain-Epitaxy-Umgestaltung

• Main Authors: Chang, Chih-Chiang, Yang, Wei-Siang, Lin, Che-Yu, Li, Kun-Mu, Hsiao, Wen-Chu
• Format: Patent
• Language: German
• Published: 20.12.2018
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

Die vorliegende Offenbarung beschreibt ein Verfahren zum Bild von Silicium-Germanium- (SiGe-) Source-/Drainregionen unter Integrieren einer lateralen Ätzung während des epitaxialen Source-/Drain-Züchtungsvorgangs. Beispielsweise kann das Verfahren das Bilden einer Mehrzahl von Finnen auf einem Substrat umfassen, wobei jede der Mehrzahl von Finnen eine erste Breite aufweist. Die SiGe-Source-/Drainregionen können auf der Mehrzahl von Finnen gebildet werden, wobei jede SiGe-Source-/Drainregion eine zweite Breite in einer gemeinsamen Richtung mit der ersten Breite und eine Höhe aufweist. Das Verfahren kann auch das selektive Ätzen - z.B. durch eine laterale Ätzung - umfassen, damit die SiGe-Source-/Drainregionen die zweite Breite der SiGe-Source-/Drainregionen reduzieren. Durch Reduzieren der Breite der SiGe-Source-/Drainregionen können elektrische Kurzschlüsse zwischen benachbarten Finnen verhindert oder minimiert werden. Ferner kann das Verfahren das Züchten einer epitaxialen Verknappungsschicht über den Si/Ge-Source-/Drainregionen umfassen. The present disclosure describes a method to form silicon germanium (SiGe) source/drain regions with the incorporation of a lateral etch in the epitaxial source/drain growth process. For example, the method can include forming a plurality of fins on a substrate, where each of the plurality of fins has a first width. The SiGe source/drain regions can be formed on the plurality of fins, where each SiGe source/drain region has a second width in a common direction with the first width and a height. The method can also include selectively etching-e.g., via a lateral etch-the SiGe source/drain regions to decrease the second width of the SiGe source/drain regions. By decreasing the width of the SiGe source/drain regions, electrical shorts between neighboring fins can be prevented or minimized. Further, the method can include growing an epitaxial capping layer over the Si/Ge source/drain regions.