Abstandshalter für Nanodraht-basierte integrierte Schaltungsvorrichtung und Herstellungsverfahren

• Main Authors: Yu, Shao-Ming, Lee, Tung Ying
• Format: Patent
• Language: German
• Published: 29.11.2018
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

Nanodraht-basierte integrierte Schaltungsvorrichtungen und ihre Herstellungsverfahren sind hierin offenbart. Ein beispielhaftes Verfahren umfasst das Ausbilden einer Heterostruktur über einem Substrat. Eine Gatestruktur, die einen Teil der Heterostruktur durchquert, wird so ausgebildet, dass die Gatestruktur einen Source-Bereich und einen Drain-Bereich der Heterostruktur trennt und einen Kanalbereich zwischen dem Source-Bereich und dem Drain-Bereich definiert. Ein Source/Drain-Nanodraht-Freilegungsverfahren wird auf die Heterostruktur angewendet, um einen Nanodraht in dem Source-Bereich und dem Drain-Bereich freizulegen. Nanodraht-Abstandshalter werden dann in dem Source-Bereich und dem Drain-Bereich ausgebildet. Der Nanodraht ist zwischen den Nanodraht-Abstandshaltern angeordnet. Während eines Gate-Ersetzungsverfahrens wird ein Kanal-Nanodraht-Freilegungsverfahren auf die Heterostruktur angewendet, um den Nanodraht in dem Kanalbereich freizulegen. Epitaktische Source/Drain-Elemente werden vor dem Gate-Ersetzungsverfahren über dem Nanodraht und den Nanodraht-Abstandshaltern in dem Source-Bereich und dem Drain-Bereich ausgebildet. Gate-all-around (GAA) devices and methods for fabricating such are disclosed herein. An exemplary GAA device includes a first semiconductor layer disposed over a substrate. A gate structure is disposed over and wraps a portion of the first semiconductor layer, such that the gate structure separates a source region of the first semiconductor layer and a drain region of the first semiconductor layer. A channel region of the first semiconductor layer is defined between the source region and the drain region. A dielectric layer is disposed adjacent to the first semiconductor layer, where the dielectric layer extends along an entirety of the source region of the first semiconductor layer and an entirety of the drain region of the first semiconductor layer. A second semiconductor layer disposed over the source region of the first semiconductor layer, the drain region of the first semiconductor layer, and the dielectric layer.