VERFAHREN ZUR LESE-SCHREIB-DATENKONVERSION VON ASYNCHRONTAKTDOMÄNEN

• Main Authors: Yang, Shu-Chun, Lin, Mu-Shan, Huang, Wen-Hung
• Format: Patent
• Language: German
• Published: 01.06.2023
• Subjects: BASIC ELECTRONIC CIRCUITRY; CALCULATING; COMPUTING; COUNTING; ELECTRIC COMMUNICATION TECHNIQUE; ELECTRIC DIGITAL DATA PROCESSING; ELECTRICITY; PHYSICS; PULSE TECHNIQUE; TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHICCOMMUNICATION

Sendeschaltung (102) einer ersten Taktdomäne mit:einer Senderflankendetektionsschaltung (112, 200) , die derart eingerichtet ist, dass siebestimmt, ob ein digitales Eingangssignal (150.1) mit ansteigenden Flanken oder abfallenden Flanken eines Taktsignals (160) der ersten Taktdomäne eingetaktet werden soll, undeine Taktsignal-Auswahl (162) auf einem ersten Logikpegel bereitstellt, wenn das digitale Eingangssignal (150.1) mit den abfallenden Flanken des Taktsignals (160) der ersten Taktdomäne eingetaktet werden soll, oder die Taktsignal-Auswahl (162) auf einem zweiten Logikpegel bereitstellt, wenn das digitale Eingangssignal (150.1) mit den ansteigenden Flanken des Taktsignals (160) der ersten Taktdomäne eingetaktet werden soll; undeiner Senderüberquerungsdomänenschaltung (114, 300), die derart eingerichtet ist, dass siedas digitale Eingangssignal (150.1) entsprechend den abfallenden Flanken des Taktsignals (160) der ersten Taktdomäne eintaktet, wenn die Taktsignal-Auswahl (162) auf dem ersten Logikpegel ist, unddas digitale Eingangssignal (150.1) entsprechend den ansteigenden Flanken des Taktsignals (160) der ersten Taktdomäne eintaktet, wenn die Taktsignal-Auswahl (162) auf dem zweiten Logikpegel ist, wobei die Senderflankendetektionsschaltung (112, 200) weiterhin derart eingerichtet ist, dass sie bestimmt, dass das digitale Eingangssignal (152.1) mit den ansteigenden Flanken des Taktsignals (160) der ersten Taktdomäne eingetaktet werden soll, wenn eine Phase eines mit dem digitalen Eingangssignal (150.1) assoziierten Taktsignals (152.1) einer Phase des Taktsignals (160) der ersten Taktdomäne voreilt. An electronic system includes transmitting circuitry of a first clock domain and receiving circuitry of a second domain. The transmitting circuitry re-times a digital input signal with rising edges of a clocking signal of the first clock domain when a phase of the clocking signal of the first clock domain leads a phase of a clocking signal associated with the digital input signal. Otherwise, the transmitting circuitry re-times the digital input signal with falling edges of the clocking signal of the first clock domain when the phase of the clocking signal of the first clock domain does not lead the phase of the clocking signal associated with a digital input signal. The receiving circuitry receives the re-timed digital input signal from the transmitting circuitry. Thereafter, the receiving circuitry re-times the re-timed digital input signal with rising edges of a phase of a clocking signal associated with the re-timed digital input signal when the phase of the clocking signal associated with the re-timed digital input signal leads a phase of a clocking signal of the second clock domain. Otherwise, the receiving circuitry re-times the re-timed digital input signal with falling edges of the phase of a clocking signal associated with the re-timed digital input signal when the phase of the clocking signal associated with the re-timed digital input signal does not lead the phase of a clocking signal of the second clock domain.