Elektromagnetische Bandlücken-Struktur auf einem Chip zur Rauschunterdrückung

Ein integrierter Schaltungs-(IC)-Die zur Rauschunterdrückung einer elektromagnetischen Bandlücke (EBG) wird bereitgestellt. Ein Leistungsnetz und ein Massenetz sind innerhalb einer Back-End-Of-Line-(BEOL)-Region gestapelt, die über einem Halbleitersubstrat liegt, und eine Spule ist über dem Leistung...

Full description

Saved in:
Bibliographic Details
Main Authors Lin, Chien-Min, Hsueh, Fu-Lung, Liu, Sa-Lly, Tsai, Ming Hsien, Pu, Han-Ping, Hsu, Sen-Kuei
Format Patent
LanguageGerman
Published 24.05.2017
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:Ein integrierter Schaltungs-(IC)-Die zur Rauschunterdrückung einer elektromagnetischen Bandlücke (EBG) wird bereitgestellt. Ein Leistungsnetz und ein Massenetz sind innerhalb einer Back-End-Of-Line-(BEOL)-Region gestapelt, die über einem Halbleitersubstrat liegt, und eine Spule ist über dem Leistungs- und dem Massenetz angeordnet. Die Spule umfasst mehrerer Spulensegmente, die übereinander gestapelt und Ende-zu-Ende zwischen Anschlüssen der Spule verbunden sind, um eine Länge der Spule zu definieren. Ein Kondensator liegt unter dem Leistungs- und dem Massenetz und ist mit der Spule in Reihe verbunden. Jeweilige Anschlüsse des Kondensators und der Spule sind jeweils mit dem Leistungs- und dem Massenetz gekoppelt. Ein Verfahren zum Herstellen des IC-Dies wird ebenfalls bereitgestellt. An integrated circuit (IC) die for electromagnetic band gap (EBG) noise suppression is provided. A power mesh and a ground mesh are stacked within a back end of line (BEOL) region overlying a semiconductor substrate, and an inductor is arranged over the power and ground meshes. The inductor comprises a plurality of inductor segments stacked upon one another and connected end to end to define a length of the inductor. A capacitor underlies the power and ground meshes, and is connected in series with the inductor. Respective terminals of the capacitor and the inductor are respectively coupled to the power and ground meshes. A method for manufacturing the IC die is also provided.
Bibliography:Application Number: DE201610117597