Durchladefehlermechanismus

• Main Author: Swanberg, Randal C
• Format: Patent
• Language: German
• Published: 01.06.2017
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

Ein Mechanismus zum Zugreifen auf Daten in einem hybriden, durch Hardware verwalteten Cache-Speicher vor einem Flash-Speicher wird bereitgestellt, um eine Byte-Adressierbarkeit in Bezug auf Laden/Speichern für den Flash-Speicher zu ermöglichen. Es wird ermittelt, ob sich eine reale Adresse, die der effektiven Adresse zugehörig ist, zu der eine Anforderung gehört, in einer Seitentabelle befindet. Als Reaktion darauf, dass sich die reale Adresse in der Seitentabelle befindet, als Reaktion darauf, dass die reale Adresse auf eine Flash-Seite verweist und als Reaktion darauf, dass sich die Flash-Seite nicht in dem hybriden, durch Hardware verwalteten Cache-Speicher befindet, wird ein Durchladefehler ausgegeben, der es dem fehlererzeugenden Prozessor, der die Anforderung ausführt, ermöglicht, andere Arbeit auszuführen, während die Flash-Seite in den hybriden, durch Hardware verwalteten Cache-Speicher gebracht wird. Die Operation wird dann an die neue reale Adresse des hybriden, durch Hardware verwalteten Cache-Speichers ausgegeben. A mechanism is provided for accessing data in a hybrid hardware managed cache in front of flash memory enabling load/store byte addressability to flash memory. A determination is made as to whether a real address associated with the effective address associated with a request resides in a page table. Responsive to the real address existing in the page table, responsive to the real address referring to a flash page, and, responsive to the flash page failing to reside in the hybrid hardware managed cache, a load-through fault is issued that allows the faulting processor executing the request to execute other work while the flash page is brought into the hybrid hardware managed cache. The operation is then issued to the new hybrid hardware managed cache real address.