Verfahren zur Leistungssteigerung in Transistoren durch Reduzierung der Absenkung aktiver Gebiete und durch Entfernen von Abstandshaltern

• Main Authors: Flachowsky, Stefan, Hoentschel, Jan
• Format: Patent
• Language: German
• Published: 04.01.2018
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren umfasst: Bilden einer schützenden Beschichtung (264L) über einem aktiven Gebiet (202A) und einer Gateelektrodenstruktur (260), die auf dem aktiven Gebiet ausgebildet ist und eine dielektrische Deckschicht (267) aufweist; Bilden von Drain- und Sourceerweiterungsgebieten (252E) in dem aktiven Gebiet in Anwesenheit der schützenden Beschichtung; Bilden einer Abstandshalterstruktur (266) auf der schützenden Beschichtung; Entfernen eines freiliegenden Bereichs der schützenden Beschichtung unter Anwendung der Abstandshalterstruktur als eine Ätzmaske; Bilden von Drain- und Sourcegebieten durch das Erzeugen tiefer Drain- und Sourcebereiche (252D) in dem aktiven Gebiet in Anwesenheit der Abstandshalterstruktur; Entfernen der Abstandshalterstruktur und der dielektrischen Deckschicht in einem gemeinsamen Ätzprozess, wobei freiliegende Oberflächenbereiche der Drain- und Sourcegebiete zur Herstellung eines Metallsilizids (253) darin vorbereitet werden; und Herstellen des Metallsilizids in den so vorbereiteten Oberflächenbereichen der Drain- und Sourcegebiete. Sophisticated transistors for semiconductor devices may be formed on the basis of a superior process sequence in which an increased space between closely spaced gate electrode structures may be obtained in combination with a reduced material loss in the active regions. To this end, an offset spacer conventionally used for laterally profiling the drain and source extension regions is omitted and the spacer for the deep drain and source areas may be completely removed.