Verspannungsverringerung beim Einbringen eines Chips in ein Gehäuse mittels eines um den Chip herum ausgebildeten Spannungskompensationsgebiets

• Main Authors: Reiche, Katrin, Berthold, Heike, Grillberger, Michael, Chumakov, Dmytro
• Format: Patent
• Language: German
• Published: 07.07.2022
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

Halbleiterbauelement (200) mit:einem Halbleiterchip (250) mit einer Chipkontaktstruktur (255), die mehrere erste Löthöcker und/oder Metallsäulen umfasst;einem Gehäusesubstrat (270) mit einem Substratbereich (279), der mit der Chipkontaktstruktur (255) verbunden ist; undeinem Verspannungskompensationsgebiet (260), das über und in Kontakt mit dem Gehäusesubstrat (270) lateral benachbart zu dem Halbleiterchip (250) ausgebildet ist, den Halbleiterchip (250) vollständig lateral umschließt und mit dem Gehäusesubstrat (270) durch eine zweite metallbasierte Kontaktstruktur (265), die mehrere zweite Löthöcker und/oder Metallsäulen umfasst, verbunden ist, wobei das Verspannungskompensationsgebiet (260) so gestaltet ist, dass es eine thermisch hervorgerufene Deformation in dem Substratbereich (279) verringert. A stress compensation region that may be appropriately positioned on a package substrate may compensate for or at least significantly reduce the thermally induced mechanical stress in a sensitive metallization system of a semiconductor die, in particular during the critical reflow process. For example, a stressor ring may be formed so as to laterally surround the chip receiving portion of the package substrate, wherein the stressor ring may efficiently compensate for the thermally induced deformation in the chip receiving portion.