Speichersystem, Leseverstärker, Verwendung und Verfahren zur Fehlerdetektion mittels Parity-Bits eines Blockcodes

Speichervorrichtung für einen fehlerkorrigierenden Blockcode, wobei jedes Codewort (N) des Blockcodes Daten-Bits (d11 bis d26) und Parity-Bits (p1, p2 zur Speicherung der Daten-Bits (d11 bis d26) und der Parity-Bits (p1, p2, p3, p4, p5) jedes Codeworts (N), - mit einer Fehlerdetektionsschaltung (400...

Full description

Saved in:
Bibliographic Details
Main Authors RUHM, INGO, ANSEL, DIETER, SCHARFE, ANDRE
Format Patent
LanguageGerman
Published 04.02.2010
Subjects
CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
INFORMATION STORAGE
PHYSICS
STATIC STORES
Online AccessGet full text

Cover

More Information
Summary:Speichervorrichtung für einen fehlerkorrigierenden Blockcode, wobei jedes Codewort (N) des Blockcodes Daten-Bits (d11 bis d26) und Parity-Bits (p1, p2 zur Speicherung der Daten-Bits (d11 bis d26) und der Parity-Bits (p1, p2, p3, p4, p5) jedes Codeworts (N), - mit einer Fehlerdetektionsschaltung (400), die ausgebildet ist in einem Codewort (N) einen Fehler der Daten-Bits (d11 bis d26) durch Auswertung genau einer Teilmenge (p4, p5) der gespeicherten Parity-Bits (p1, p2, p3, p4, p5) des Codeworts (N) zu detektieren, wobei die Teilmenge (p4, p5) kleiner als die Gesamtzahl der Parity-Bits (p1, p2, p3, p4, p5) des Codeworts (N) ist.
Bibliography:Application Number: DE20091031310