Verfahren zur Herstellung eines Halbleiterspeicherbauelementes

• Main Authors: KÜSTERS, KARL-HEINZ, WILLER, JOSEF
• Format: Patent
• Language: German
• Published: 22.05.2014
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

Verfahren zur Herstellung eines Halbleiterspeicherbauelementes, bei dem - eine Schicht aus elektrisch leitfähigem Material (11) auf eine Oberseite (2) eines Substrates (1) aufgebracht wird, - Gate-Elektroden (12) über einem ersten Bereich (3) der Oberseite (2) aus der Schicht aus elektrisch leitfähigem Material (11) gebildet werden, - eine Implantation eines Dotierstoffes, der für Source-/Drain-Bereiche (17) in dem ersten Bereich (3) vorgesehen ist, eingebracht wird, - die Implantate ausgeheilt werden, - eine Hilfsschicht (18) aus dielektrischem Material aufgebracht wird, - die Oberseite planarisiert wird, - der erste Bereich (3) mit einer Maske bedeckt wird, - Gate-Elektroden in einem von der Maske frei gelassenen zweiten Bereich (4) der Oberseite (2) aus der Schicht aus elektrisch leitfähigem Material (11) gebildet werden, - eine weitere Implantation eines Dotierstoffes für Source-/Drain-Bereiche (20) in dem zweiten Bereich (4) der Oberseite (2) durchgeführt wird, - die Implantate ausgeheilt werden und - eine Anordnung von Speicherzellen im zweiten Bereich (4) hergestellt wird. A layer of electrically conductive material is applied above a carrier surface. Gate electrodes are formed above a first area of the carrier surface from the electrically conductive material. An implantation of a dopant that is provided for source/drain regions is performed in the first area. The implant is annealed, and an auxiliary layer of a dielectric material is applied to planarize the surface. The first area is covered with a mask, and a further implantation of a dopant provided for source/drain regions is performed in a second area of the carrier surface provided for a memory cell array. The implant is annealed, and the memory cells are formed in the second area. The semiconductor memory device may comprise a selectively deposited electrically conductive material on the gate electrodes of the periphery and on buried bitlines of the memory cell array.