Charge-Trapping-Speicher und Verfahren zu dessen Herstellung

In einem Charge-Trapping-Speicher mit einer Anordnung von Speicherzellen werden diese durch in Gräben (14) im Substrat (6) vergrabene Wortleitungen (WL) angesteuert. Weitere Gräben (26) werden parallel zu den Wortleitungsgräben (14) in dem Substrat (6) ausgebildet. Diese weiteren Gräben (26) unterte...

Full description

Saved in:
Bibliographic Details
Main Author TEMPEL, GEORG
Format Patent
LanguageGerman
Published 18.01.2007
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:In einem Charge-Trapping-Speicher mit einer Anordnung von Speicherzellen werden diese durch in Gräben (14) im Substrat (6) vergrabene Wortleitungen (WL) angesteuert. Weitere Gräben (26) werden parallel zu den Wortleitungsgräben (14) in dem Substrat (6) ausgebildet. Diese weiteren Gräben (26) unterteilen bzw. trennen Diffusionsgebiete (28), die an die Wortleitungen (WL) angrenzen und Source-/Draingebiete eines Transistors der jeweiligen Speicherzellen bilden. Die Tiefe des weiteren Grabens (14) wird so gewählt, dass der Austausch heißer Ladungsträger (38) zwischen benachbarten Speicherzellen verhindert oder wenigstens reduziert wird. Zu diesem Zweck werden die weiteren Gräben (26) mit dielektrischem Material (34), beispielsweise Oxid, verfüllt. Die Tiefe der weiteren Gräben (26) beträgt zum Beispiel die Hälfte von derjenigen der Wortleitungsgräben (24). Die Breite kann beispielsweise 15-20 nm betragen und mit Hilfe einer Spacertechnik hergestellt werden. In a charge-trapping device having an array of memory cells, which are controlled by word lines buried in trenches within a substrate, further trenches are formed parallel to said word lines within said substrate. These subdivide diffusion regions adjacent to the word lines into each a first diffusion region adjacent to a first trench of a first charge-trapping memory cell and a second diffusion region adjacent to a first trench of a second charge-trapping memory cell. The depth of the further trench is sufficient to impede hot charge carrier exchange between neighboring memory cells. For this purpose the further trenches are filled with dielectric material, e.g., an oxide. The depth of the further trenches may be, e.g., half of that of the word line trench, and the width may, e.g., amount to 15-20 nm.
Bibliography:Application Number: DE20051040875