Verfahren zur Herstellung von Ladungseinfang-Speicherbauelementen

Verfahren zur Herstellung von Ladungseinfang-Speicherbauelementen, bei dem - in einem ersten Schritt auf eine Hauptseite eines Substrats (1) in einem für ein Array von Speicherzellen vorgesehenen Bereich eine Speicherschichtfolge (3), bestehend aus einer unteren Begrenzungsschicht (31), einer Speich...

Full description

Saved in:
Bibliographic Details
Main Authors LUDWIG, CHRISTOPH, KRAUSE, MATHIAS, SCHLEY, JAN-MALTE, WEIN, GUENTER, ISLER, MARK, SACHSE, JENS-UWE, MACHILL, STEFAN, DEPPE, JOACHIM
Format Patent
LanguageGerman
Published 21.02.2013
Subjects
BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
Online AccessGet full text

Cover

More Information
Summary:Verfahren zur Herstellung von Ladungseinfang-Speicherbauelementen, bei dem - in einem ersten Schritt auf eine Hauptseite eines Substrats (1) in einem für ein Array von Speicherzellen vorgesehenen Bereich eine Speicherschichtfolge (3), bestehend aus einer unteren Begrenzungsschicht (31), einer Speicherschicht (32) und einer oberen Begrenzungsschicht (33), aufgebracht wird und in einem peripheren Bereich ein Gatedielektrikum (5) hergestellt wird, - in einem zweiten Schritt Wortleitungsschichtenstapel (4) in dem für das Array von Speicherzellen vorgesehenen Bereich und Gateelektroden (6) in dem peripheren Bereich hergestellt werden, - in einem dritten Schritt Source-/Draingebiete (2) mittels einer Implantation von Dotierstoff selbstjustiert zu den Wortleitungsschichtenstapeln (4) ausgebildet werden, - in einem vierten Schritt ein Oxinitridliner (10) derart aufgebracht wird, dass sich Teile des Oxinitridliners (10) unmittelbar neben der Speicherschicht (32) befinden, - in einem fünften Schritt eine Schicht aus einem für Seitenwandspacer vorgesehenen Material aufgebracht wird und daraus Seitenwandspacer (13) in dem peripheren... The surfaces of wordline stacks and intermediate areas of a main substrate surface are covered with an oxynitride liner. Either sidewall spacers of BPSG are formed or a further liner of nitride is deposited and spacers of oxide are formed. These spacers are used in a peripheral area of addressing circuitry to implant doped source/drain regions. The oxynitride reduces the stress between the nitride and the semiconductor material and prevents charge carriers from penetrating out of a memory layer of nitride into the liner.
Bibliography:Application Number: DE20051020342