Low-k dielectric layer patterning method for integrated circuits, involves forming patterned hard mask above low-k dielectric layer of semiconductor metallization layer
The method involves forming a patterned hard mask above a low-k dielectric layer (305) of a semiconductor metallization layer. The low-k dielectric layer is patterned by anisotropically etching using an etch mask. A resist mask is formed above a hard mask layer by patterning hard mask layer to form...
Saved in:
Main Authors | , , |
---|---|
Format | Patent |
Language | English German |
Published |
02.11.2006
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | The method involves forming a patterned hard mask above a low-k dielectric layer (305) of a semiconductor metallization layer. The low-k dielectric layer is patterned by anisotropically etching using an etch mask. A resist mask is formed above a hard mask layer by patterning hard mask layer to form patterned hard mask and resist mask is removed.
Unter Verwendung einer nicht-metallischen Hartmaske zum Strukturieren dielektrischer Materialien mit kleinem epsilon moderner Halbleiterbauelemente wird ein höherer Grad an Ätzspurtreue erreicht. Die vorliegende Erfindung kann effizient auf "Kontaktloch zuerst-Graben zuletzt"- bzw. "Graben zuerst-Kontaktloch-zuletzt"-Prozessabläufe angewendet werden. |
---|---|
Bibliography: | Application Number: DE20051020060 |