Method for supporting cache-coherence in a multiprocessor system, involves displaying coherence answer when first transaction is received from provider in order to indicate status information for the data read from the first transaction

• Main Authors: LENK, PETER STEVEN, MAYFIELD, MICHAEL JOHN, DESHPANDE, SANJAY RAGHUNATH
• Format: Patent
• Language: English; German
• Published: 12.04.2001
• Edition: 7
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

Data processing system require increased data throughput and high operating speed with adequate bandwidth when using bus-based cache-coherence protocol systems in order to utilized a wide-ranging, distributed multi-bus and multi-processor system, using at least 2-4 processors. When a first transaction is received from a first provider, a coherence-answer is prepared for displaying the status information for the data read from the first transaction. A second transaction is then received from a second provider, the two providers working together, using a first or a second cache mode. The second transaction is then processed on the basis of a transaction type code of the second transaction and a collision condition between the first and the second transactions. Bereitstellen einer verteilten Systemstruktur für ein weitreichendes Multibus- und Multiprozessorsystem unter Verwendung eines Bus-basierten Cache-Kohärenz-Protokolls. Die verteilte Systemstruktur umfasst einen Adressschalter, mehrere Speichersubsysteme und mehrere Master-Geräte, entweder Prozessoren, E/A Agents oder kohärente Speicheradapter, eingeteilt in einen Knotensatz, unterstützt von einem Knoten-Controller. Der Knoten-Controller empfängt Befehle von einem Master-Gerät, kommuniziert mit einem Master-Gerät als ein weiteres Master-Gerät oder als ein Slave-Gerät und stellt Befehle in die Warteschlange, die vom Master-Gerät empfangen wurden. Das System ermöglicht die Implementierung eines Busprotokolls, das den Status einer Cachezeile an ein Master-Gerät zusammen mit der ersten Datenlieferung für ein cachebares kohärentes Lesen weitergibt. Da das Erreichen von Kohärenz zeitlich und räumlich verteilt ist, wird die Ausgabe der Datenintegrität über eine Reihe von Aktionen erreicht. In einer Implementierung unterstützt der Knoten-Controller die Cache-Kohärenz für Befehle durch Blockieren eines Master-Geräts vom Empfang bestimmter Transaktionen, um gegenseitige Lesesperren zu verhindern. In einer anderen Implementierung verwenden die Master-Geräte ein Busprotokoll, das gegenseitige Lesesperren in einem verteilten Multibus- und Multiprozessorsystem verhindert.