estágio de transformada de fourier rápida de decimação em freqüência, processador de transformada de fourier rápida, receptor de multiplexador de divisão de freqüência ortogonal, e, método para efetuar uma transformada de fourier rápida de decimação em freqüência

• Main Authors: LEIF WILHELMSSON, JIM SVENSSON, ANDERS BERKEMAN
• Format: Patent
• Language: Portuguese
• Published: 25.10.2011
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC COMMUNICATION TECHNIQUE; ELECTRIC DIGITAL DATA PROCESSING; ELECTRICITY; PHYSICS; TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHICCOMMUNICATION

ESTáGIO DE TRANSFORMADA DE FOURIER RáPIDA DE DECIMAçãO EM FREQUêNCIA, PROCESSADOR DE TRANSFORMADA DE FOURIER RáPIDA, RECEPTOR DE MULTIPLEXADOR DE DIVISãO DE FREQUêNCIA ORTOGONAL, E, MéTODO PARA EFETUAR UMA TRANSFORMADA DE FOURIER RáPIDA DE DECIMAçãO EM FREQUêNCIA. Um estágio de FFT de DIF é usado em uma FFT de segmento N, onde N é um inteiro par. O estágio de FFT de DIF inclui lógica de troca que recebe uma primeira amostra de entrada, x(v), e uma segunda amostra de entrada, x(v + N/2), e de forma seletiva fornece ou a primeira e a segunda amostras de entrada nas respectivas primeira e segunda portas de saída da lógica de troca ou alternativamente a segunda e a primeira amostras de entrada nas respectivas primeira e segunda portas de saída da lógica de troca, onde 0 v < N/2. O estágio de FFT de DIF ainda inclui uma unidade de somatório para adicionar valores fornecidos pela primeira e segunda porta desaída da lógica de troca; uma unidade de diferenciação para subtrair valores fornecidos pela primeira e segunda porta de saída da lógica de troca; e lógica de fator de rotação que multiplica um valor fornecido através da unidade de diferenciação por um fator de rotação, W~ N~^ (V + s)mod/N/2)^, onde s é um inteiro representando uma quantidade de deslocamento circular de N amostras de entrada. A Decimation In Frequency (DIF) Fast Fourier Transform (FFT) stage is used in an N bin FFT, wherein N is an even integer. The DIF FFT stage includes swap logic that receives a first input sample, x(v), and a second input sample, x(v+N/2), and selectively supplies either the first and second input samples at respective first and second swap logic output ports or alternatively the second and first input samples at the respective first and second swap logic output ports, wherein 0 v<N/2. The DIF FFT stage further includes a summing unit for adding values supplied by the first and second swap logic output ports; a differencing unit for subtracting values supplied by the first and second swap logic output ports; and twiddle factor logic that multiplies a value supplied by the differencing unit by a twiddle factor, WN(v+s)mod(N/2), where s is an integer representing an amount of circular shift of N input samples.