arquitetura de loop travado por fase (pll)

em uma modalidade, um loop travado por fase (pll) compreende um oscilador de voltagem controlada (vco), um divisor de frequência configurado para dividir em frequência um sinal de saída do vco para produzir um sinal de realimentação, e um circuito de detecção de fase configurado para detectar uma di...

Full description

Saved in:
Bibliographic Details
Main Authors KENNETH LUIS ARCUDIA, JEFFREY ANDREW SHAFER, BUPESH PANDITA
Format Patent
LanguagePortuguese
Published 17.04.2018
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:em uma modalidade, um loop travado por fase (pll) compreende um oscilador de voltagem controlada (vco), um divisor de frequência configurado para dividir em frequência um sinal de saída do vco para produzir um sinal de realimentação, e um circuito de detecção de fase configurado para detectar uma diferença de fase entre um sinal de referência e um sinal de realimentação, e para gerar um sinal de saída com base na diferença de fase detectada. o pll compreende também um circuito proporcional configurado para gerar uma voltagem de controle com base no sinal de saída do circuito de detecção de fase, em que a voltagem de controle sintoniza uma primeira capacitância do vco para proporcionar correção de fase. o pll compreende adicionalmente um circuito de integração configurado para converter a voltagem de controle em um sinal digital, para integrar o sinal digital, e para sintonizar uma segunda capacitância do vco com base no sinal digital integrado para proporcionar rastreamento de frequência. In one embodiment, a phase locked loop (PLL) comprises a voltage-controlled oscillator (VCO), a frequency divider configured to frequency divide an output signal of the VCO to produce a feedback signal, and a phase detection circuit configured to detect a phase difference between a reference signal and the feedback signal, and to generate an output signal based on the detected phase difference. The PLL also comprises a proportional circuit configured to generate a control voltage based on the output signal of the phase detection circuit, wherein the control voltage tunes a first capacitance of the VCO to provide phase correction. The PLL further comprises an integration circuit configured to convert the control voltage into a digital signal, to integrate the digital signal, and to tune a second capacitance of the VCO based on the integrated digital signal to provide frequency tracking.
Bibliography:Application Number: BR20171119101