sistema de controle redundante

• Main Authors: DONG GYU LEE, SUNG MIN OH
• Format: Patent
• Language: Portuguese
• Published: 27.02.2018
• Subjects: CONTROL OR REGULATING SYSTEMS IN GENERAL; CONTROLLING; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS ORELEMENTS; PHYSICS; REGULATING

nessa invenção é divulgado um sistema de controle redundante. o sistema de controle redundante inclui uma unidade de geração de clock para gerar sinais de clock em períodos predefinidos; um primeiro buffer para armazenar dados de controle emitidos a partir de um primeiro controlador; um segundo buffer para armazenar dados de controle emitidos a partir de um segundo controlador; primeiro e segundo monitores de estado para verificar se os pedaços de dados de controle do primeiro e do segundo controladores, armazenados no primeiro e segundo buffer, respectivamente, estão presentes durante um período de clock idêntico dentre os sinais de clock fornecidos pela unidade de geração de clock; uma unidade de comutação para realizar comutação, de modo que qualquer um dos pedaços de dados de controle do primeiro e do segundo controladores, armazenados no primeiro e segundo buffers, sejam transmitidos para módulos inferiores; e uma unidade de controle para determinar se ocorre uma falha em cada um dos primeiro e segundo controladores, com base em resultados que são obtidos ao se verificar se os pedaços de dados de controle do primeiro e segundo controladores estão presentes e que são emitidos a partir do primeiro e segundo monitores de estado e controlar a unidade de comutação com base nos resultados da determinação. Disclosed herein is a redundant control system. The redundant control system includes a clock generation unit for generating clocks at preset periods; a first buffer for storing control data output from a first controller; a second buffer for storing control data output from a second controller; first and second state monitors for checking whether pieces of control data of the first and second controllers, stored in the first and second buffers, respectively, are present during an identical clock period among the clocks provided by the clock generation unit; a switching unit for performing switching so that any one of the pieces of control data of the first and second controllers, stored in the first and second buffers, is transmitted to lower modules; and a control unit for determining whether a fault occurs in each of the first and second controllers, based on results that are obtained by checking whether the pieces of control data of the first and second controllers are present and that are output from the first and second state monitors, and controlling the switching unit based on results of the determination.