Hardware mechanism for redundancy restraint and the analysis of their working procedure(冗余抑制的硬件实现及作用过程分析)

基于低功耗设计的要求，本文对数字系统中冗余现象的普遍性进行分析，研究了实施冗余抑制功能的各种基本结构，并进行了抑制作用的时间分析，这些均为在电路的低功耗设计中有效地应用冗余抑制技术提供了研究基础.

Saved in:
Bibliographic Details
Published inZhejiang da xue xue bao. Journal of Zhejiang University. Sciences edition. Li xue ban Vol. 28; no. 5; pp. 498 - 506
Main Authors WUXun-wei(吴训威), LUYang-jian(卢仰坚)
Format Journal Article
LanguageChinese
Published Zhejiang University Press 01.09.2001
Subjects
低功耗
冗余抑制
集成电路
Online AccessGet full text

Cover

More Information
Summary:基于低功耗设计的要求，本文对数字系统中冗余现象的普遍性进行分析，研究了实施冗余抑制功能的各种基本结构，并进行了抑制作用的时间分析，这些均为在电路的低功耗设计中有效地应用冗余抑制技术提供了研究基础.
ISSN:1008-9497