一种改进型LeNet的交通标识多分类异构加速器的实现

提出一种基于改进型 LeNet的交通标志多分类异构加速器的实现方案.该加速器利用 ARM+FPGA异构平台,将改进型 LeNet的前向推理部署到 FPGA上,实现并行计算.在 FPGA端,采用 AXI-Stream协议,通过 DMA实现数据高速流转,使用数组分区和多级流水线等技术实现数据的并行处理.在 ARM端使用PYNQ框架进行数据更新和加速器调度.在 GTSRB数据集上的实验结果显示,该设计方案在工作时钟频率为 50 MHz时,平均推理时间为 14.489 ms,在 MCU上的推理时间为 710 ms,加速比可达 49,对于实现交通标识多分类的边缘端应用具有显著的作用....

Full description

Saved in:
Bibliographic Details
Published in北京大学学报（自然科学版） Vol. 60; no. 6; pp. 1001 - 1008
Main Authors 杨永杰, 郑君泰, 马立, 杨昊
Format Journal Article
LanguageChinese
Published 南通大学信息科学技术学院,南通 226019 20.11.2024
Subjects
heterogeneous computing
PYNQ
LeNet
FPGA
异构计算
Online AccessGet full text
ISSN0479-8023
DOI10.13209/j.0479-8023.2024.089

Cover

More Information
Summary:提出一种基于改进型 LeNet的交通标志多分类异构加速器的实现方案.该加速器利用 ARM+FPGA异构平台,将改进型 LeNet的前向推理部署到 FPGA上,实现并行计算.在 FPGA端,采用 AXI-Stream协议,通过 DMA实现数据高速流转,使用数组分区和多级流水线等技术实现数据的并行处理.在 ARM端使用PYNQ框架进行数据更新和加速器调度.在 GTSRB数据集上的实验结果显示,该设计方案在工作时钟频率为 50 MHz时,平均推理时间为 14.489 ms,在 MCU上的推理时间为 710 ms,加速比可达 49,对于实现交通标识多分类的边缘端应用具有显著的作用.
ISSN:0479-8023
DOI:10.13209/j.0479-8023.2024.089