SECURITY SUBSYSTEM FOR REMOTE ATTESTATION

• Main Authors: CHANG, Diana, WRIGHT, John Charles, CHOI, Donghyun, KANG, Jonathan, GUMMALLA, Samatha, ANANTHATEERTA, Gururaj, RAHBAR, Ali, QUACH, Nhon Toai, SOLANKI, Utpal Vijaysinh
• Format: Patent
• Language: English; French
• Published: 04.01.2024
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

Techniques for providing remote attestation at an integrated circuit device are described. The integrated circuit device may include a memory. The integrated circuit device may also include a write bitmap comprising a bitmap that tracks the write addresses of detected memory write operations to the memory. The integrated circuit device may further include a security subsystem configured to send one or more address ranges of interest to the write bitmap and obtain a bitmap status from the write bitmap indicating that a write address within the one or more address ranges of interest was detected. L'invention concerne des techniques pour fournir une attestation à distance au niveau d'un dispositif de circuit intégré. Le dispositif de circuit intégré peut comprendre une mémoire. Le dispositif de circuit intégré peut également comprendre une table de bits d'écriture comprenant une table de bits qui suit les adresses d'écriture des opérations d'écriture de mémoire détectées dans la mémoire. Le dispositif de circuit intégré peut en outre comprendre un sous-système de sécurité conçu pour envoyer une ou plusieurs plages d'adresse d'intérêt à la table de bits d'écriture et obtenir un état de table de bits à partir de la table de bits d'écriture indiquant qu'une adresse d'écriture à l'intérieur de la ou des plages d'adresse d'intérêt a été détectée.